DIALOG(R) File 352: Derwent WPI
(c) 2002 Derwent Info Ltd. All rts. reserv.

014219875 **!mage available**

WPI Acc No: 2002-040573/200205

Related WPI Acc No: 2001-662134

XRPX Acc No: N02-030055

Driving of active matrix electronic device e.g. mobile telephone. video camera, involves setting length of sustain period in each sub-frame periods to specified value

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME); KIMURA H (KIMU-I)

Inventor: KIMURA H

Number of Countries: 002 Number of Patents: 002

Patent Family:

 Patent No
 Kind
 Date
 Applicat No
 Kind
 Date
 Week

 US 20010022565
 A1
 20010920
 US 2001797994
 A
 20010305
 200205
 B

 JP 2001324958
 A
 20011122
 JP 200163419
 A
 20010307
 200210

Priority Applications (No Type Date): JP 200067793 A 20000310

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

US 20010022565 A1 64 G09G-003/32

JP 2001324958 A 40 G09G-003/30

Abstract (Basic): US 20010022565 A1

NOVELTY - A frame period of a gate signal line is divided into n'sub-frame periods, each having corresponding address periods and sustain periods. The length of the sustain period is controlled and set to specified value in powers of two. Each sub-frame periods has period equivalent to the overlapping of address period with sustain period.

DETAILED DESCRIPTION - An INDEPENDENT CLAIM is also included for electronic device.

USE - For driving active matrix electronic device (claimed) using creanic light emitting diode (OLEO) alement such a second content.

system. portable type or domestic sound producing device such as car radio system and audio compo system, notebook personal computer, game equipment, portable information terminal such as mobile computer, mobile telephone, mobile game equipment and electronic book.

ADVANTAGE - Increases duty ratio by arbitrarily setting sustain periods and hence the various problems due to small duty ratio are avoided and the image quality is improved. Avoids suppression of sustain periods and hence reduces the operating frequency of driver circuit and power consumption.

 $\label{eq:decomposition} \textbf{DESCRIPTION OF DRAWING(S)} - \textbf{The figure shows the timing chart of simultaneous selection of gate signal lines}.$

pp: 64 DwgNo 1A/37

Title Terms: DRIVE: ACTIVE: MATRIX: ELECTRONIC: DEVICE: MOBILE: TELEPHONE:

VIDEO: CAMERA: SET: LENGTH: SUSTAINED: PERIOD: SUB: FRAME: PERIOD:

SPECIFIED: VALUE

Derwent Class: P85: T04: W01: W04

International Patent Class (Main): G09G-003/30: G09G-003/32

International Patent Class (Additional): G09G-003/20

File Segment: EPI; EngPI

DIALOG(R) File 347: JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

07097302 **|mage avai|able**

ELECTRONIC DEVICE AND DRIVING METHOD THEREFOR

PUB. NO. :

2001-324958 [JP 2001324958 A]

PUBLISHED:

November 22. 2001 (20011122)

INVENTOR(s): KIMURA HAJIME

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD

APPL. NO.:

2001-063419 [JP 20011063419]

FILED:

March 07. 2001 (20010307)

PRIORITY:

2000-067793 [JP 200067793], JP (Japan). March 10. 2000

(20000310)

INTL CLASS:

G09G-003/30; G09G-003/20

ABSTRACT

PROBLEM TO BE SOLVED: To improve the problems starting with a lack of brightness caused by a decrease in a duty ratio (the ratio of the emitting period to the non- emitting period) by using a new driving method and circuit in an electronic device.

SOLUTION: This method and circuit are characterized in that signals are written in pixels of plural different stages within a period for selecting one gate signal line. In such a manner, in the pixels in a certain stage, a high duty ratio is realized by setting an arbitrary sustain (lighting) period by securing a write time to the pixels and then setting arbitrarily to some extent a time from an input to the next input of a signal.

COPYRIGHT: (C) 2001. JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-324958 (P2001-324958A)

(43)公開日 平成13年11月22日(2001.11.22)

| (51) Int .Cl. ⁷ | | 識別記号 | | FΙ | FI | | | テーマコート ゙(参考) | |
|-----------------------------------|------|-------|------|---------|--------|----|----------|----------------------|--|
| G09G | 3/30 | | | G 0 9 0 | 3/30 | | K | 5 C O 8 O | |
| | 3/20 | 641 | | | 3/20 | | 641E | | |
| | | 6 4 2 | | | | | 642D | | |
| | | 680 | - | | | | 680V | | |
| | | | | | | | 680A | • | |
| | | | 審査請求 | 未請求 離 | 求項の数11 | OL | (全 40 頁) | 最終頁に続く | |

(22)出顧日 平成13年3月7日(2001.3.7)
(31)優先権主張番号 特願2000-67793(P2000-67793)
(32)優先日 平成12年3月10日(2000.3.10)
(33)優先権主張国 日本(JP)

特顯2001-63419(P2001-63419)

(71)出顧人 000153878 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地 (72)発明者 木村 筆 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Fターム(参考) 5C080 AA06 BB05 DD03 EE29 JJ02

]]03]]04]]05]]06


(54) 【発明の名称】 電子装置およびその駆動方法

(57) 【要約】

(21)出願番号

【課題】 電子装置において、新規の駆動方法および回路を用いることにより、デューティー比(発光期間と非発光期間との比)の低下に起因した、輝度不足を始めとした問題点を改善することを目的とする。

【解決手段】 1ゲート信号線選択期間内に、異なる複数段の画素に信号を書き込む点に特徴がある。それにより、ある段の画素において、信号を入力してから次の信号を入力するまでの時間を、画素への書き込み時間を確保した上である程度任意に設定することにより、サステイン(点灯)期間を任意に設定し、高デューティー比を実現する。



(B)

【特許請求の範囲】

【請求項1】1フレーム期間はn個のサプフレーム期間 SF_1 、 SF_2 、・・・、 SF_n を有し、

前記サプマレーム期間はそれぞれアドレス。書き込み)期間 Ta_1 、 Ta_2 、・・・、 Ta_n と、サステイン(点灯)期間 Ts_1 、 Ts_2 、・・・ Ts_n とを有し、前記サステイン(点灯)期間の長さを、 Ts_1 : Ts_2 、・・・ $Ts_n=2$ $\{n-1\}$: 2 $\{n-2\}$: ・・・: 2 0 として、自発光素子の点灯時間の長さを制御して n ビットの階調

n個の前記サプフレーム期間のうち少なくとも1個の前記サプフレーム期間において、前記アドレス(書き込み:期間と前記サステイン(点灯)期間が重複している期間を有することを特徴とする電子装置の駆動方法。

制御を行う電子装置の駆動方法において、

【請求項2】1フレーム期間はn個のサプフレーム期間 SF_1 、 SF_2 、・・・ SF_n を有し、

自発光素子の点灯時間の長さを制御してnビットの階調制御を行う電子装置の駆動方法において、

前記サプフレーム期間内の複数のゲート信号線選択期間が、それぞれ加個のサブゲート信号線選択期間を有するとき、

サブゲート信号線選択期間においては、最大で1本のゲート信号線の選択が行われ、

1フレーム期間においては、最大でm < n回の垂直走査が行われることを特徴とする電子装置の駆動方法。

【請求項3】1フレーム期間はn個のサブフレーム期間 SF_1 、 SF_2 、・・・ SF_n を有し、

前記サブフレーム期間はそれぞれアドレス(書き込み) 期間 Ta_1 、 Ta_2 . ・・・ Ta_n と、サステイン(点 灯 三期間 Ts_1 、 $T\cdot 2$ 、・・・ Ts_n にを有し、 前記サスティン(点灯)期間の長さを、 Ts_1 : Ts_2 、・・・: Ts_n $= 2 (n-1) : 2 (n-2) : \cdots : Ts_n$ $= 2 (n-1) : 2 (n-2) : \cdots$

自発光素子の点灯時間の長さを制御してロビットの階調 制御を行う電子装置の駆動方法において、

前記サブロレーム期間内の複数のゲート信号線選択期間が、それぞれが個のサブゲート信号線選択期間を有する

والمحال المحالات

10.17 - 小学科家選長期間においては、最大。m本の異ならゲートで号線の選択が行われることを特徴とする電子装置の駆動力性。

SF1、SF9、・・・SFnを有し、

(2)

りとして、

前記サプフレーム期間はそれぞれアドレス(書き込み)期間 Ta_1 、 Ta_2 、・・・ Ta_n と、サステイン(点灯)期間 Ts_1 、 Ts_2 、・・・ Ts_n とを有し、前記サステイン(点灯)期間の長さを、 Ts_1 : Ts_2 、・・・: $Ts_n=2^{(n-1)}:2^{(n-2)}: \cdot \cdot \cdot :2$

自発光素子の点灯時間の長さを制御してロビットの階調 制御を行う電子装置の駆動方法において、

前記サプフレーム期間内の複数のゲート信号線選択期間が、それぞれm個のサブゲート信号線選択期間を有するとき、

サブゲート信号線選択期間においては、最大で1本のゲート信号線の選択が行われ、

前記ゲート信号線選択期間においては、最大でm本の異なるゲート信号線の選択が行われ、

異なる前記サブフレーム期間における前記アドレス(書き込み)期間が重複する場合に、前記アドレス(書き込み、期間が重複する期間と等しい長さだけリセット信号が入力され、

前記りセット信号が入力されている期間は前記自発光素 子が非点灯状態となることを特徴とする電子装置の駆動 方法。

【請求項 5】ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の自発光素子がマトリクス状に配置された画素部とを有する電子装置であって、

 $1 = V - \Delta$ 期間はn個のサプフレーム期間 SF_4 、 SF_9 、・・・ SF_n を有し、

n個の前記サブフレーム期間はそれぞれアドレス(書き込み: 期間 Ta_1 、 Ta_2 、 ・・ Ta_n と、 サステイン (点灯) 期間 Ts_1 、 Ts_2 、 ・・ Ts_n とを有し、前記サステイン (点灯) 期間の長さを、 Ts_1 : Ts_2 、 :・・: Ts_n = $2^{(n-1)}$: $2^{(n-2)}$: ・・・: $2^{(n-1)}$: $2^{(n-2)}$: ・・・ : : $2^{(n-2)}$:

前記自発光素子の共打時間の長さを制御してエビットの 階調制御を行う電子装置において、

れ個の前記サブロシーム期間ようち少なくとも1個の前記サブフレーム期間において、前記アトレス(書き込み)期間と前記サスティン(点灯)期間が重複している期間を有することを特徴とする電子装置。

【請求項6】ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の自発光素子がマトリクス状に配置された画素部とを有する電子装置であって。

は独立は、大大・ ・ ・ 単き(・)

期間 $T(x_1)$ 、 $T(x_2)$ 、 \cdots 、 $T(x_n)$ \subset を $T(x_n)$ \subset 、 $T(x_n)$ \subset 、 $T(x_n)$ \subset $T(x_n)$ \subset

0として、

自発光素子の点灯時間の長さを制御してnビットの階調 制御を行う電子装置において、

前記サブフレーム期間内の複数のゲート信号線選択期間か、それぞれ面個のサブゲート信号線選択期間を有するとき、

サフゲート信号線選択期間においては、最大で1本のゲート信号線の選択が行われ、

1フレーム期間においては、最大でmin回の垂直走査が行われることを特徴とする電子装置。

【請求項7】ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の自発光素子がマトリクス状に配置された画素部とを有する電子装置であって、

1 Tレーム期間はn値のサプフレーム期間 SF_1 、 SF_2 、・・ SF_n を有し、

前記サフフレーム期間はそれぞれアドレス(書き込み)期間 Ta_1 、 Ta_2 、・・・ Ta_n と、サステイン(点灯)期間 Ts_1 、 Ts_2 、・・・ Ts_n とを有し、

前記サステイン (点灯) 期間の長さを、 $Ts_1:Ts_2$ 、: \cdots : $Ts_n=2^{(n-1)}:2^{(n-2)}:\cdots:2^{0}$ として、

自発光素子の点灯時間の長さを制御してnビットの階調制御を行う電子装置において、

前記サプロレーム期間内の複数のケート信号線選択期間が、それぞれm個のサブゲート信号線選択期間を有するとき、

サフゲート信号線選択期間においては、最大で1本のゲート信号線の選択が行われ、

前記ゲート信号線選択期間においては、最大でm本の異なるゲート信号線の選択が行われることを特徴とする電子装置。

【請求項3】ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の自発光素子がマトリクス状に配置された画素部とを有する電子装置であって、

17レーム期間は π 個のサプフレーム期間 SF_1 、 SF_2 、・・・ SF_n を有し、

航記サプロレーム期間はそれぞれアドレス(書き込み) 期間 $T(s_1)$ 、 $T(a_2)$ ・・・ $T(a_n)$ と、サスティン(点 灯)期間 $T(s_1)$ 、 $T(s_2)$ ・・・ $T(s_n)$ とを有し、

前記サステイン(点灯)期間の長さを、 $Ts_1:Ts_2$ 、:・・・: $Ts_n=2^{(n-1)}:2^{(n-2)}: \cdot \cdot \cdot :2^{(n-2)}$

自発光素子の点灯時間の長さを制御してロビットの階調 ・ ロップ・マッツ

over the second of the second

サフケー・信号線運搬期間においては、最大で、KUデート信号線の運搬が遅れれ、

なるゲート信号線の選択が行われ、

異なる前記サブフレーム期間における前記アドレス(書き込み)期間が重複する場合に、前記アドレス(書き込み)期間が重複する期間と等しい長さだけリセット信号なる力され、

前記りセット信号が入力されている期間は前記自発光素 子が非点灯状態となることを特徴とする電子装置。

【請求項9】ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の自発光素子がa行り列のマトリクス状に配置された画素部とを有し、

前記ソース信号線駆動回路は、少なくとも1個の第1の シフトレジスタ回路と、デジタル映像信号を記憶する第 1の記憶回路と、前記第1の記憶回路の出力信号を記憶 する第2の記憶回路とを有するソースドライバ回路を複 数用いてなり、

前記ゲート信号線駆動回路は、少なくとも1個の第2の シフトレジスタ回路と、少なくとも1個のパッファ回路 とを育するゲートドライバ回路を複数用いてなり、

1 T レーム期間はn個のサプフレーム期間S F_1 、S F_2 、・・・S F_n を有し、

前記サブフレーム期間内の複数のゲート信号線選択期間がm個のサブゲート信号線選択期間を有し、

前記サブゲート信号線選択期間においては最大で1本の ゲート信号線の選択が行われ、

前記ゲート信号線選択期間においては、最大でmixの異なるゲート信号線の選択が行われる電子装置において、

1 エルソース信号線は第10スイッチ回路を介して最大 加個の前記ソースドライバ回路と電気的に接続され、

1 国の前記ゲート信号線は第2のスイッチ回路を介して 最大出個の前記ゲートドライバ回路と電気的に接続され

前記ソース信号線駆動回路は最大も、m個の前記ソースドライへ回路を有し、

前足ケート信号家駆動回路は最大:× m個の前記ゲート ドニイン回路を有し、

前記第10 スイッチ回路は、1個ニドットデータ書き込み期間において、電気的に接続されたm個の前記ソースドライバ回路のうち1個のみを選択して前期ソース信号線上接続して信号の書き込みを行い、

前記第2のスイッチ回路は、1個のサブゲート信号線選択期間において、電気的に接続されたm個の前記ゲートドライへ回路のうち1個のみを選択して前期ゲート信号線上接続してデート信号線上接続してデート信号線上接続してデート信号線上接続してデート信号線上接続してデート信号線上接続してデート信号線上接続してデート

一般、学りよく、動物で、このでは、これは、これが、これが、これがある。こので、これがある。これが、ロントでは、こって、これが、これがある。一般の事態に、またはカーヤーを、また。

記載の電子装置を用いることを特徴とするELディスプレイ、ビデオカメラ、ヘッドマウントディスプレイ、DVDプレーヤ、パーソナルコンピュータ、携帯電話、またはコーオーディオ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電子装置および電子装置の駆動方法に関する。本発明は、特に、絶縁基板上に作成される薄膜トランジスタ(TFT)を有するアプティブマトリクス型電子装置の駆動方法に関する。アクティブマトリクス型電子装置の駆動方法に関する。アクティブマトリクス型電子装置の中でも、特に、EL Electro Lumine scence)素子を始めとする自発光素子を用いたアクティフマトリクス型電子装置およびアクティブマトリクス型電子装置の駆動方法に関する。

【0002】EL素子は、エレクトロルミネッセンス Electro Luminescence :電場を加えることで発生する ルミネッセンス)が得られる有機化合物を含む層(以下、EL層と記す)と、陽極と、陰極とを有する。有機 化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発明はどちらの発光を用いた発光装置にも適用可能である。

【0003】なお、本明細書では、陽極と陰極の間に設けられた全での層をEL層と定義する。EL層には具体的に、発光層、正孔生入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にEL素子は、陽極/発光層 陰極が順に積層された構造を有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層/発光層/電子輸送層/陰極等の順に積層した構造を有していることもある。

【0004】また、本明細書中では、陽極、EL層、及 ひ陰極で形成される素子をEL素子と呼ぶ。

[0605]

. A. . . <u>. .</u> .

【使来の技術】近年、ものDト被量ディスプレイトに替わるアックトディスプレイとして、ELディスプレイが 注目を集めており、活発な研究が行われている。

【0006】 LCDには、駆動方式として大きく分けて 2つのタイプがあった。1つは、トTN-LCDなどに 用いられているパッシブマトリクス型でまり、もう1つ は、TFT-LCDなどに用いられているアクティブマ トリケス型であった。EDディスプレイにおいても「同

ニュー (複数となる配案の配置されている。そして、そう 「配案に選出を順に加えて、おし書子に電流を流すこと によって点灯させている。一方、マケディで型の場合 持出来るようになっている。

【0008】アクティ「型EL表示装置の概略図を図21(A)に示す。基板2150上に、ソース信号線駆動回路2151、ゲート信号線駆動回路2152、画素部2153か配置されている。ゲート信号線駆動回路は、図21(A)では画素部の両側に配置されているが、片側配置としても良い。表示装置を駆動する信号は、フレキシブルブリントサーキット(Flexible Print Circuit: FPC)2154より、各駆動回路へと入力される。

【0009】図21(B)は、画素部2153の一部を 拡大したものであり、3・3画素を示している。点線枠 2100で囲われた部分が1画素である。2101は、 画素に信号を書き込む時のスイッチンク素子として機能 するTFT(以下、スイッチング用TFTという)であ る。図21では、スイッチング用TFTはnチャネル型 になっているが、pチャネル型でも構わない。2102 はEL素子2103に供給する電流を制御するための素 子、電流制御素子、として機能するTFT(以下、EL 駆動用TFTという)である。EL駆動用TFTがpチ ャネル型である場合、EL素子2103の陽極と電流供 給線2107との間に配置される。別の構成方法とし て、nチャネル型を用いたり、EL素子2103の陰極 と陰極配線との間に配置したりすることも可能である。 しかし、トランジスタの動作としてソース接地が良いこ と、EL素子は103の製造上の制約などから、EL駆 動用TFTにはpチャネル型を用い、EL素子2103 の陽極と電流供給線2107の間にEL駆動用TFTを 配置する方式が最善であり、多く採用されている。21 0.4は、ソース信号線は100から入力される信号(雷 圧)を保持するための保持容量である。図21 (B) で の保持容量2104の一方の端子は、電流供給線210 7に接続されているが、専用の配線を用いることもあ る。スイッチング用でドでしょうしょがゲート電極には、 ゲート信号審じ105が、ユース領域には、ソース信号 級21065接続されている。また、EL駆動用TFT 2102の7年以前域とドレッジ領域には、一方にEL 素子2163の湯極が、続え一方に電流供給審2107 が接続されている。

【0010】アクティブ型EしディスプレイにおけるE L素子の動作について述べる。図28(A)に、EL素 子を流れる電流とEL素子の雕度の関係を示す。図22 (A)から分から通り、PLま子の雕度で、PL表子に

選出一選の特性を会す。日、東上は、タインさい道を越 えた選出が四加されると、拍数的に大きな電流が流れる とうになる。別の原力をサストーサーサーを流れる學術 は、マイン・ディー・ 変化しない。一方、EL素子に印加される電圧値が少しでも変化すると、EL素子を流れる電流量は大きく変化する。よって、EL素子に印加される電圧値を制御することにより、EL素子を流れる電流量、つまり、EL素子の輝度を制御することは困難である。そこで、EL素子においては、EL素子を流れる電流量を制御することによって輝度を制御している。

【0.0.1.1】図2.3を参照する。図2.3(A)は、図2.1におけるEL素子の画素部において、EL駆動用TFT2.1.0.2およびEL素子2.1.0.3の構成部分のみを図示したものであり、電流供給線2.3.0.1、陰極配線2.3.0.1、陰極配線2.3.0.2、EL駆動用TFT2.3.0.4、およびそのゲート電極2.3.0.3、EL素子2.3.0.5で表される。図2.3

B) には、図23(A) の回路の動作点を分析するための電圧電流特性を示す。ここで、EL 素子2305に印可されている電圧を V_{EL} 、電流供給線2301の電位を V_{DD} 、陰極配線2302の電位を V_{CND} (=0

【0010】次に、EL回路の動作点について説明する。まず、図23(A)の回路において、EL駆動用TFT2301とEL素子2305とは、重列に接続されている。よって、何素子(EL駆動用TFT2304とEL素子2305・を流れる電流値は等しい。逆って、図23(A)の回路の動作点は、何素子2電圧電流特性ブラブの交点になる一図23 (B)において、 V_{EL} は、 V_{GND} から、動作点での電位までの間の電圧になる。つまり、 V_{DD} から V_{GND} までの電圧は、 V_{EL} と V_{DS} との和に等しい。

【0.0.1.3】ここで、 V_{GS} を変化させた場合について考える。EL駆動用TFT23.0.4はp チャネル型であるので、 V_{GC} でにEL駆動用TFT23.0.4のしきい値電圧 V_{GC} とります。すべなそと、導通分化となる。エンサー、 V_{GC}

まず、「VGS」が大きくなった場合の、EL駆動用TF T2304の動作領域について述べる。一般に、トラン ジスタル動作は、大きく2つの領域に分けることが出来 る。一つは、ソース・ドレイン間電圧が変わっても電流 値がほとんと変化しない、つまり、ゲート・ソース間電 圧のみによって電流値が決まるという飽和領域(|VDS $1 > 1 V_{GS} - V_{GS} + 1 = \tau \delta \delta$, $\delta \delta = 0$ レイン間電圧とゲート・ソース間電圧とにより電流値が ある。以上を踏まえた上て、EL駆動用TFT2304 の動作領域について考えてみる。まず、電流値が低い場 台、つまり i Vgs i か小さい場合、図23 (B) に示す ように、EL駆動用TFT2304は飽和領域で動作し ている。それから、「Vossを大きくしていくと、電流 値も大きくなっていく。同時に、 V_{EL} も徐々に大きくな っていく。逆って、この時、VELが大きくなった分だ け、VDSが小さくなっていく。しかしながら、この場 台、EL駆動用TFT2304は飽和領域で動作してい るため、Vinsが変化しても、電流値はほどんど変化しな し。つまり、EL駆動用TFT23り4が飽和領域で動 作している場合、EL素子と305を流れる電流量は、 | Var | だけで決まる。

【0015】 さらに $\|V_{GS}\|$: を大きてしていくと、EL 駆動用TFT2301は線形領域で動作するようになる。そして、 V_{BL} も徐々に大きくなっていく。よって、 V_{BL} か大きてなった分だけ、 V_{DS} が小さくなっている。 終形領域では、 V_{DS} が小さくなると電流量も小さくなる。 そのため、 V_{GC} *を大きくしていっても、電流値は増加しにいてなってくる。そして仮に、 $\|V_{GS}\| = \infty$ になった時を考えてみると、電流値= $\|M_{AX}$ となる。つまり、 $\|V_{GS}\|$ をいった大きでしても、 $\|M_{AX}$ 以上に電流は流れない。ここで、 $\|V_{AX}$ は、 $\|V_{EL}\|$ か、 $\|V_{CND}\|$ の時(ここでは、 $\|V_{CND}\|$)であるから、 $\|V_{EL}\|$ = $\|V_{CND}\|$ に、 $\|V_{CND}\|$ = $\|V_{CND}\|$ に、 $\|V_{EL}\|$ = $\|V_{CND}\|$

【10016】以上の動作が研のまとめとして、「 V_{GC} 」を変化させた場合。、 E_{L} 東子を流れる電流値のグラフを図られたボヤ。 V_{CC} を大きくしていき、 E_{L} 駆動用 Γ F T かしきい値電圧と絶対値 $\{V_{GC}\}$ よりも大きくなると、 E_{L} 駆動用 T F T か導通状態となり、電流が流れ始める、この時の $\{V_{GC}\}$ を点灯開始電圧と呼ぶことにする。そして、さらに V_{GS} 「を大きくしていくと、電流値が大き「なり、遂には、電流値が飽和してくる。 その時 「 $\{V_{CC}\}$ を無きのサーフ マー・ナス 同

And the second s

東京頃も同然できまなる。日、お子しュー 「難度は、日日本子日305を流れる道流値に定例して済くなる。 ただしさご時になっませるこれで

を制御する事が出来る。

【0017】次に、アクティブ型EL回路の動作について説明する。再び図21を参照する。

【0018】まず、ゲート信号線2105が選択される と、スイッチング用TFT2101のゲートが開き、ス イッチング用TFT2101が導通状態になる。する と、ソース信号線2106の信号(電圧)が保持容量2 104に蓄積される。保持容量2104の電圧は、EL 駆動用TFT2102のゲート・ソース間電圧VGSとな るため、 保持容量2104の電圧に応じた電流がEL 駆動用TFT2102とEL素子2103に流れる。そ の結果、EL素子2103が点灯する。図23から図2 4までの説明で述べたように、EL素子2103の輝 度、つまり EL 素子 $\mathrm{2}$ $\mathrm{10.3}$ を流れる電流量は、 V_GS に よって制御出来る。Visは、保持容量2104において 保持されている電圧であり、それはソース信号線210 6の信号(電圧)である。つまり、ソース信号線210 6の信号(電圧)を制御することによって、EL素子2 103の輝度を制御する。最後に、ゲート信号線210 5を非選択にして、スイッチング用TFT2101のゲ ートを閉じ、スイッチング用TFT2101を非導通状 態にする。その時、保持容量2104に蓄積された電荷 は保持される。よって、VGSは、そのまま保持され、V GSに同じた電流がEL駆動用TFT2102とEL素子 2103に流れ続ける。

【00019】以上の内容に関しては、SID99 Digest : P 372: "Curren: Status and fature of Light-Emitting Polymer Display Driven by Poly-Si TFT "、ASIA DISP LAY98 . P217 . "High Resolution Light Emitting Polymer Display Driven by Low Temperature Polysticon Thin Film Transistor with Integrated Driver "、Eu 70 Display99 Late News: P27: "3 3 Green EL with Low Temperature Poly-Si TFT "などに報告されている。

[[0.02.01

【本発明以前の技術】次に、FL素子の階調表示の方式について述べる。図21からかかるように、EL駆動用工ドエのゲート電圧の絶対値、VGS「が点が開始電圧以上で輝度飽和電圧以下の場合、エVGC」の値を変化させることにより、EL素子の明るさ、即ち、階調をアナロブ的に制御することができる。よって、この方式をアナログ階調方式と呼ぶことにする。

【0001】アナログ等調本式は、Fリ野藤田のロの・

益定量的 (1) (1) (2) (2) (2) (3) (4) (4)

別の真に異なってしまり、その紹果日に本力が明えさ、 まり階額が変わってしまり、図200に、おし駆動用で 日での1000円備備中へ移動度やあり、それからでした。 よからでは、また、

素子の電流のグラフを示す。例えば、EL駆動用TFT のしきい値電圧が大きくなると、EL駆動用TFTのゲ ートに実質的に印加される電圧 $(\| \mathbf{v}_{\mathsf{GS}} \| - \| \mathbf{v}_{\mathsf{th}} \|)$ が小さくなるため、点切開始電圧が大きくなってしま う。また、EL駆動用TFTの移動度が小さくなると、 EL駆動用TFTのソース・ドレイン間を流れる電流が 小さくなるため、グラフの傾きが小さくなってしまう。 【0022】そこで、EL駆動用TFTの特性はらつき の影響を小さくするために、デジタル階調方式と呼ぶ方 式が考案されている。この方式は、EL駆動用TFTの ゲート電圧の絶対値!Vis」が原灯開始電圧以下の状態 (ほとんど電流が流れない)と、輝度飽和電圧よりも大 きい状態(電流値はほぼ I_{MAX})、という2つの状態で 階調を制御する方式である。この場合、EL駆動用TF Tのデート電圧の絶対値 V(x) を輝度飽和電圧よりも 十分大きくしておけば、EL駆動用TFTの電流特性が ばらついても、電流値は「WAYに近くなる。よって、E L駆動用TFTのばらつきの影響を非常に小さく出来 る。以上のように、ON状態:最大電流が流れているた め明るい)とOFF状態(電流が流れないため暗い)の 2つの状態で階調を制御するため、この方式はデジタル 階調方式と呼ばれている。

【0.023】しかしながら、デシタル階調方式の場合、このままでは2階調しか表示できない。そこで、別の方式と組み合わせて、多階調化を狙る技術が複数提案されている。

【0024】そのうちが一つは、面積階調方式とデジタル階調方式を組み合わせる方式である。面積階調方式とは、点打している部分が面積を制御して、階調を出す方式である。つまり、1つが画素を複数のサブ画素に分割し、点灯しているサン画素の数や面積を制御して、階調を表現している。この方式の次点としては、サブ画素の数を多くすることが出来なったが、解像度を高くすることが出まれたがある。面積階調方式については、Furo Display 99 Late News : P71 : "IFT-LEPD with Image Philogomia by Area Ratio Stay Scient 、IFDM 99 : P107 - "Termology for Active Matrix Light Emitting Polymer Displays "、などに報告がされている。

【0025】も5一つの多階調化を図る方式として、時間階調与式とデジタル階調方式を組み合わせる方式がある。時間隔調方式とは、点切している時間を制御して、平調を出ったなったで、また。

【0027】デジタル階調方式と時間階調方式を組み合れせる方式として、特額平11-176521に出題されている方式について述べる。ここでは、例として、3ビット階調表現のため、1フレーム期間を3つのサブフレーム期間に分割した場合について述べる。

【0008】図26を参照する。図26に示すように、17レーム期間を3つのサブフレーム期間 (SF) に分割する。ここで、1つ目のサブフレーム期間を(SF) に分呼ぶことにする。2つ目以降のサブフレーム期間についても同様に(SF) ((SF) ((SF)) がいます。1つのサブフレーム期間は、さらにアドレス 書き込み)期間 (Ts) ((SF)) がいます。(SF) でのサステイン (点灯) 期間 (Ts) ((SF)) に分けられる。(SF) でのサステイン (点灯) 期間を(Ts) に分けられる。(SF) に分ける。(SF) にかられる。(SF) にかられ

【0029】アドレス (書き込み) 期間 (Ta: に行う 動作について説明する。図21および図36を参照す る。最初に、電流供給線2107と陰極配線2108の 間の電位差を0 [V] にしておく。詳しくは、陰極配線 2108の電位を上げて、電流供給線2107と同電位 にしておく。陰極配線2108は、全面素で接続されて いるため、この動作は、全画素にわたって同時に行われ ることになる。この動作の目的は、各画素の保持容量2 104の電圧値に関わらず、EL素子2103に電流が 流れないようにすることである。その後、ソース信号線 2106を通じて、信号:電圧)を各画寺の保持容量2 104に蓄積していく。もし、画素を表示状態にしたい 場合は、EL駆動用TFT2101のゲート・ソース間 電圧の絶対値 | VGS! が輝度飽和電圧よりも十分高い電 圧になるようにする。画素を表示させたくない場合は、 EL駆動用TFT2101の「V_{GS}」が点灯開始電圧よ りも十分低い電圧になるようにする。そして、全画素に れたって、信号「電圧」を保持容量2104に蓄積して いじ、以上でアドレス(書き込み) 期間 (丁士) の動作 か終了する。

医甲基苯酚 异物的

る。当然、全画素にわたって同時に行っておく。する

- と、各画素の保持容量2.10.4の電圧値、つまり、+VGS に関わらず、EL素子<math>2.10.3に電流が流れなくな
- り、EL素子2103は暗くなる。

【0.0.3.1】以上が1 十ファレーム期間 (SF_1) での動作である。 SF_2 、 SF_3 においても、同様の動作を行う。ただし、サステイン(点灯)期間の長さは、サプフレーム期間によって異なる。長さの比率としては、 $Ts_1: Ts_2: Ts_3=2^2: 2^1: 2^0$ となっている。つまり、2のべき乗になるようにして、サステイン(点灯)期間を変えていくようになっている。このように、2のべき乗でサステイン(点灯)期間の長さを変えるのは、デジタル操作に適合しやすくするためである。

【0032】アドレス・書き込み)期間が終了するまでの間は、EL駆動用TFT2101のケートに所定の電圧が平加され、EL駆動用TFT2101が導通状態となっても、EL薬子2103は点灯せず、サステイン・点で、期間の開始と同時にEL素子2103を点灯だった。これは、より正確にサステイン(点灯)期間の長さを制御するためである。図26に、EL素子2103の陰極配線の電位VGNDに関するタイミンドチャートを示す。陰極配線は、全画素で繋がっているので、図26において、2601は全画素の陰極配線の電位VGNDを示している。アドレス(書き込み)期間「Ta」では、陰極配線の電位は、電流供給線の電位と同電位もしくはそれ以上にしておく、そして、サステイン(点で)期間では、陰極配線の電位を下げて、EL素子に電流が流れるようにする。

【0033】階調表示の方法としては、 Ts_1 から Ts_3 までのサステイン・点灯: 期間において、EL素子を点灯させるかどうかについて制御することにより、輝度を制御している。この例では、点灯するサステイン(点灯)期間で組み合わせにより、 $2^3=8$ 運りの点灯時間の長さを決定することが出来るため、8跨調を表示できる。これように点灯時間の長短を利用して時調表現を行う方式を時間階調方式により。

【0 3 2 4】 2 5 1 1 下 8 3 8 2 第 8 5 1 7 1 7 1 7 1 7 1 7 1 7 1 7 1 8 1 8 1 7 1 7 1 7 1 7 1 8 1 8 1 7 1 7 1 8 1 8 1 8 1 8 1 8 1 8 1 9 1 8 1 9 1

¹⁰⁰

ることにより、アドレス(書き込み)期間よりも短いサステイン(点灯)期間を設定することが可能となる。もし、期間を分離しなかった場合、サステイン(点灯)期間が短いと、アドレス(書き込み)期間が別のサブナレーム期間のアドレス(書き込み)期間と重なってしまう場合が生じ、正常に信号の書き込みが行われなくなる。【0037】

【発明が解決しようとする課題】次に、主に、特願平1 1-176521に出願されている技術、つまり、時間 階調方式とデジタル階調方式を組み合わせて多階調化を 図る場合、アドレス(書き込み)期間とサステイン(点 灯)期間とに分離する方式について、その問題点を述べる。

【0.03.8】まず、アドレス(書き込み)期間(Ta)では、EL素子が点灯しないことか挙げられる。そのため、1.7レーム期間全体における表示期間の割合(これをデューティー比という)が小さくなってしまう。もし仮に、1.7レーム期間において、サステイン(点灯)期間(Ts)の合計時間の占める割合が半分、つまり、デューティー比が5.0[%]であれば、デューティー比が1.0.0[%]の場合の半分の輝度しか得られない。もし、1.0.0[%]の場合と同等の輝度を得たい場合には、サステイン(点灯)期間に光っている時の輝度、つまり、瞬間輝度を2倍にする必要がある。そのためには、EL素子に2倍の電流を流す必要かある。

【0039】第2の問題点としては、アドレス(書き込み)期間(Ta)中に、信号の全画素への書き込みを終了する必要があるため、高速に回路を動作させる必要があるということである。回路の動作が遅い場合は、アドレス(書き込み)期間(Ta)が長くなってしまう。その結果、デューディー比が小さくなってしまい、さまざまな問題が生ずる。また、高速に回路が動作すると、消費電力も大きくなってしまい、問題となる。

【りり40】第3の問題点としては、画素数を増やすことが難しいことでする。なぜなり、画素数を増やすことでするよう。 期間(TB)が受くなってしまった。 オノ 結果、デューティー比が、さくなってしまっためできる。

【0041】第4の問題点としては、階調を増やすことが難しいことである。なぜなら、階調数を増やすためには、サブフレーム期間に分割する数を増やす心要がある。その結果、アドレス(書き込み・期間(Ta)の数が増えてしまい、デューティー比がホウィカーでまる。

を確保して良好な画質を実現することを目的としている。

[0043]

とかてきる。

【課題を解決するための手段】本発明の駆動方法は、ゲート信号線選択期間を複数のサフ期間に分割することにより、1ゲート信号線選択期間内に、異なる複数段の画素に信号を書き込む点に特徴がある。それにより、ある段の画素において、信号を入力してから次の信号を入力するまでの時間を、画素への書き込み時間を確保した上でならばある程度任意に設定することができる。すなわち、サステイン(点灯)期間を任意に設定することができるため、デューティー比を、見かけ上最大100[%]まで大きくすることができる。よって、デューティー比か小さいために生ずる様々な問題点を回避するこ

【0044】また、本発明の駆動方法は、アドレス(書き込み)期間中においても、EL素子を点灯させることができるという点に特徴がある。よって、アドレス(書き込み)期間が長くなった場合にもサステイン(点灯)期間を圧迫することを回避することができる。すなわち、回路動作が遅い場合にも、十分なサステイン(点灯)期間を確保することができる。結果として、駆動回路の動作周波数を低く抑えることができ、消費電力を小さくすることができる。

【0045】以下に、本発明の電子装置および電子装置の駆動方法の構成について記載する。

【0.046】請求項1に記載の、半発明の電子装置の駆動方法によると、1個のフレーム期間は11個のサブーレーム期間を11、12、13、14、14、14 を有し、14 の前記サブーレーム期間はそれぞれアドレス(書き込み)期間 15 に 15 に 17 に 17 に 18 を有し、前記サスティン 点灯)期間 18 長さを、18 に 19 に 19 が記せ 11 を 11 を 12 を 13 が記せ 13 を 14 に 15 に 15 に 16 に 16 に 17 に 17 に 18 に 19 に 1

【0047】請求項2に記載の、本発明の電子装置が駆動方法によると、1個のフレーム期間は1個のサブアレー、地間のフレームであるが、一次で作

^{1、10}名名、本発明は前世。ような問題代を鑑みてなされたものであり、新規の駆動方法を用いることによって、 デューディーがの方法を実際で、オフルは原動中等の動

間内の複数のゲート信号線選択期間がM個のサブゲート信号線選択期間を有し、前記サブゲート信号線選択期間においては多くでも1本のゲート信号線への書き込みが行われ、多くでもm本の前記ゲート信号線で、の信号の書き込みが1個の前記ゲート信号線選択期間内に完了されるようにしても良い。

【0048】請求項3に記載の、本発明の電子装置の駆 動方法によると、1個のフレーム期間は1個のサブフレ ーム期間SF1、SF2、・・・SFnを有し、n個の前 記サブフレーム期間はそれぞれアドレス(書き込み)期 間Taj、Tag、・・・Tanと、サステイン(点灯) 期間Ts₁、Ts₂、・・・Ts_nとを有し、前記サステ イン(点灯)期間の長さを、Ts₁:Ts₂、:・・・: $T s_n = 2^{(n-1)} : 2^{(n-2)} : \cdots : 2^0$ として、自発光 素子と点灯時間の長さを制御してロビットの階調制御を 行う電子装置の駆動方法において、前記サブフレーム期 間内心複数のゲート信号線選択期間がm個のサブゲート 信号線選択期間を有し、前記サフゲート信号線選択期間 においては多くても1本のゲート信号線への書き込みが 行われ、多くてもm本の前記ゲート信号線への信号の書 き込みが1個の前記ゲート信号線選択期間内に完了さ れ、異なる前記サブゲート信号線選択期間内では同一の 前記ケート信号線の書き込み期間が重複せず、かつ同一 の前記サブゲート信号線選択期間内では異なる前記ゲー ト信号線の書き込み期間が重複しないようにしても良

【0049】請求項4に記載の、本発明の電子装置の駆 動方法によると、1個のフレーム期間は1個のサブマレ ーム期間 SF_1 、 SF_2 、・・・ SF_n を有し、n個の前 記サブブレーム期間はそれぞれアドレス(書き込み)期 聞Tai、Ta₂、・・・Taヵと、サステイン(点灯) 期間 T_{s_1} 、 T_{s_2} 、・・・ T_{s_n} とを有し、前記サステ イン「点灯) 期間の長さを、Ts₁:Tsg、:・・・: $T_{3.6} = 2^{(p-1)} \cdot 2^{(p-1)} \cdot 2^{(p-1)} \cdot \cdots \cdot 2^{(p-1)} \cdot 2^{(p-1)}$ 、自発光 素子ノ点切時間の長さを制御してnピットの階調制御を 行う電子装置の駆動方法において、前記サブコレーム期 間内に複数のゲート信号審選択期間がm個のサブゲール 信号線選択期間を有し、前記サブケート信号線選択期間 においては多くても 1本のゲート信号線への書き込みが 行われ、多くてもm本の前記ゲート信号線への信号の書 き込みか 1個の前記ゲート信号線選択期間内に完了さ れ、異なる前記サプフレーム期間の前記アドレス(書き 込み) 期間が重複する場合に、前部マリンス /書き込

【0051】請求項6に記載の、本発明の電子装置は、 ソース信号線駆動回路と、ゲート信号線駆動回路と、複 数の自発光素子がマトリクス状に配置された画素部とを 有する電子装置であって、1個のフレーム期間はn個の サプコレーム期間 SF_1 、 SF_2 、・・・ SF_n を有し、 n個の前記サブフレーム期間はそれぞれアドレス(書き 込み、期間Tai、Tag、・・・Tanと、サステイン 。点灯 期間Ts1、Ts2、・・・Tsnとを有し、前 記せステイン(点灯)期間の長さを、Tsi:Ts2、: \cdots : Ts_n= 2 (n-1): 2 (n-2): \cdots : 20 ≥ 0 て、自発光素子の点灯時間の長さを制御してロビットの 階調制御を行う電子装置において、サブフレーム期間内 の複数のゲート信号線選択期間がm個の前記サブゲート 信号線選択期間を有し、前記サブゲート信号線選択期間 におしては多くても1本のゲート信号線への書き込みが 行われ、多くてもm本の前記ゲート信号線への信号の書 き込みか1個の前記ゲート信号線選択期間内に完了され ることを特徴としている。

¹⁹¹¹年,**198**日代的實際部分。

^{() 1 ()} 通常的のに記載り、土発明の電子装置は 1 () 1信号線駆動回路と、ゲート信号線駆動回路と、複数で自発光素子がすり、サフェンを開めたたを囲去れた。 1 () 1 () 1 () 2 () 2 () 3 () 3 () 3 () 4

ト信号線の書き込み期間が重複しないことを特徴としている。

【1053】請求項8に記載の、本発明の電子装置は、 ツース信号線駆動回路と、ゲート信号線駆動回路と、複 数の自発光素子がマトリクス状に配置された画素部とを 有する電子装置であって、1個のフレーム期間は1個の サプフレーム期間SF1、SF2、・・・SFnを有し、 n個の前記サプフレーム期間はそれぞれアドレス(書き 込み! 期間Taィ、Ta₂、・・・Taヵと、サステイン (点灯)期間Ts1、Ts2、・・・Tsnとを有し、前 記サステイン(点灯)期間の長さを、Tsj:Tso、: ••• : $T s_n = 2^{(n-1)} : 2^{(n-2)} : \cdots : 20 \ge 0$ て、自発光素子の点灯時間の長さを制御してロビットの 階調制御を行う電子装置において、サブフレーム期間内 で複数のゲート信号線選択期間が前間のサブゲート信号 線選択期間を有し、前記サブゲート信号線選択期間にお いては多くでも1本のゲート信号線への書き込みが行わ れ、多くても四本のゲート信号線への信号の書き込みが 1個の前記ゲート信号線選択期間内に完了され、異なる 前記サブフレーム期間の前記アドレス (書き込み) 期間 が重複する場合に、前記アドレス(書き込み)期間が重 複している期間だけリセット信号が入力され、前記リセ ット信号が入力されている間は自発光素子が非点灯状態 となる期間を有することを特徴としている。

【うり54】請求項サに記載の、は発明の電子装置は、 ソース信号線駆動回路と、ゲート信号線駆動回路と、複 数の自発光素子がa行う列のマトリクス状に配置された 画素部とを有し、前記ソース信号線駆動回路は、少なく とも1個の第1のシアトレジスタ回路と、デジタル映像 信号を記憶する第1の記憶回路と、該第1の記憶回路の 出力信号を記憶する第2の記憶回路とを有するソースド ライハ回路を複数用にてなり、前記ゲート信号線駆動回 路は、少なくとも1個の第2のシフトレジスタ回路と、 **小なっとも1個のペッツヶ回路上を有せるゲートドライ** / 回路を複数用いてなり、1個のフレーム期間は5個の ープコレーム期間ミF: ミF: ・・・シF-を有し、 重記ープフレーム関間内の複数のゲート信号線選択期間 かm個のサブゲート信号線選択期間を有し、前記サブゲ 一ト信号線選択期間においては多くでも1 世のゲート信 号線への書き込みが行われ、多くてもm本の前記ゲート 信号線への信号の書き込みが1個の前記ゲート信号線選 **択期間内に完了される電子装置において、1本のソース** だる故に勢くとせる いちがぬかべたせび いいはくめつ

1989年 1985年 1985

に接続されたm個の前記ソースドライバ回路のうち1個のみを選択して前期ソース信号線と接続して信号の書き込みを行い、前記第2のスイッチ回路は、1個のサブゲート信号線選択期間において、電気的に接続されたm個の前記ゲートドライバ回路のうち1個のみを選択して前期ゲート信号線と接続して信号の書き込みを行うことを特徴としている。

[0055]

【発明の実施の形態】図27は、本発明の実施の形態の一態様を示している。図27(A)は電子装置の全体図であり、パース信号線駆動回路2751、ゲート信号線駆動回路2752、画素部2753を有している。本発 駅動回路2752、画素部2753を有している。本発 明の特徴として、ゲート信号線選択期間を複数のサブ 制に分割する点があり、そのために、ゲート信号線駆動 回路は、シフトレジスク回路~バッファまでは従来の制に選択回路(SW)を有している。シフトレシスク回路に選択回路(SW)を有している。シフトレンス等が入りこれの間に選択回路には、ピン11よりサブ クロ路には、クロック信号、スタートパルス等が入りこれる「図示せず」。

【0056】[427](B)、「C)を用いて、選択回路 こ動作について説明する。図27 (B) は、ゲート信号 線選択期間をこつのサブゲート信号線選択期間に分割す る場合に用いる選択回路の例であり、国セテュの)は、 ゲート信号線選択期間を3つのサニゲート信号線選択期 間に分割する場合に用いる選択回路の例である。いずれ の回路においても、パッファ出力パルスが複数のNAN D回路に入力され、ピン11(国立では、ビンが複数の 場合を、IIA、IIBおよびIIC~IIEとして示 ずにから入力されるサブゲート期間選択パルスとの論理 積を各NAND回路でとることによって、サナ期間の存 割を行っている。図じて(B) (4) に必すを引き立て チャートに近い、NAND出力は・1 パータを介してデ ·一個身際 、ごうかされ、一定期間が一下信号線を選択 **が焦とする。ただし、図ってにおいて、信号の論理によ** っては、この他に適宜す」バータ、バッファ等を設けて いても良いし、インバータ2703、2707を持たな い構成できっても良い。

【10057】これようにすることで、まるゲート信号線 選出期間を基準単位として見ると、同一チケート信号線

【0059】あるゲート信号審選択期間において、主段目のゲート信号審とよ段目のケート信号審が同時に選択されているとする。ただし、主段目のゲート信号審が実際に選択されていて、スイッチング用TFTが導通状態にある期間は、ゲート信号審選択期間前半のサブゲート信号審選択期間だけである。また、k段目のゲート信号審選択期間だけである。ゲート信号審選択期間だけである。ゲート信号審選択期間だけである。ゲート信号審選択期間だけである。ゲート信号審選択期間だけである。ゲート信号審選択期間だけである。ゲート信号審選択期間では、「段目の画素に信号が書き込まれる。ゲート信号審選択期間の後半、つまりk段目のゲート信号審選択期間の後半、つまりk段目のゲート信号審選択期間の後半、つまりk段目の手き込まれる。

【0060】続いて、1+1段目とk+1段目のゲート 信号線が同様に選択される。ここでも、1+1段目のゲ ート信号線はゲート信号線選択期間の前半のサブゲート 信号線選択期間でのみ選択され、k+1段目のゲート信 号線はゲート信号線選択期間の後半のサブゲート信号線 選択期間でのみ選択される。 : +1段目のデート信号線 が選択されている時に、:+1段目の画素に信号が書き 込まれる。k+1段目のゲート信号線が選択されている 時に、 k + 1段目の画素に信号が書き込まれる。同様に して、1+2段目、k+2段目のゲート信号線が選択さ れ、各々のタイミングで画素に書き込みが行われる。こ こで、主殺目からし十m(mは整数) 殺目を選択してき ているゲート信号線選択パルスを第1のゲート信号線選 択パルス、k段目からk+n(nは整数)段目を選択し てきているゲート信号審選択パルスを第2のゲート信号 、線選択パルスと表記する。

【りり61】あるところまで走査が進行すると、第1のケート信号線選択パルスは、やがて来段目のゲート信号線に到達する。同様に、第2のゲート信号線選択パルスは、そかで、段目のゲート信号線に到達する。引き続き走査が進行し、垂直走査が行われていて。

【ロ 0 6 2】以上は、ゲート信号線選択期間を2つのサフゲート信号線選択期間に分割し、0本のゲート信号線 を選択した場合である。1ゲート信号線選択期間内にm 段(加は整数)のゲート信号線を選択する場合には、同様の方法でゲート信号線選択期間を加分割して、サブゲート信号線選択期間を加分割して、サブゲート信号線選択期間を設ければ良い。

【0063】続いて、階調方式について説明する。本発明の電子装置にかいては、デジタで勝門に時間整理で約

3つのサブアレーム期間 $SF_1 \sim SF_3$ に寸割する。 $SF_1 \sim SF_3$ の各長さは、 2 の 2 き乗て決定される。 つまり この場合、 $SF_1: SF_2: SF_3=4: 2: 1 = 2^2: 2 + 1: 2^0$ となる。

【30065】まず、最初のサブコレーム期間において、 1段づつ画素に信号を入力していく。ただしこの場合、 実際にゲート信号線が選択されるのは、前半のサブゲー ト信号線選択期間のみである。後半のサブゲート信号線 選択期間には、ゲート信号線の選択は行われず、画素へ の信号の入力も行われない。この動作を、1段目から最 終段まで行う。ここで、アドレス(書き込み)期間は、 1段目のゲート信号線が選択されてから、最終段のゲー ト信号線が選択されるまでの期間である。よって、アドレス(書き込み)期間の長さは、どのサファレーム期間 にむいても同一である。

【0066】続いて、第2のサーフレーム期間に入る。 ここでも同様に、1段つつ画素に信号か入力される。この場合も、前半のサフゲート信号線選択期間においての み行われる。この動作を、1段目から最終股まで行う。 【0067】この時、全画等の陰極配線には、一定電圧 が印加されている。よって、あるサブコレーム期間にお ける画素のサステイン(点灯)期間は、あるサブコレー ム期間において画素に信号が書き込まれてから、次のサ プフレーム期間において画素に信号が書き込まれ始める までの期間となる。よって、各段におけるサステイン (点灯)期間は、時期が異なり、長さが等しい。

【0068】続いて、第3のサブコレーム期間について 説明する。まず、第1、第2のサブコレーム期間と同様 に、前半のサブゲート信号線選択期間においてゲート信 号線を選択し、画素に信号を書き込む場合について考え てみる。この場合、最終殴付近の衝素への信号の書き込 みが始まる時には、すでに次のコレーム期間での1段目 の画素への書き込み期間、1まりアドレス(書き込み) 期間に入ってしまっている。その結果、第31サブラン 一ム期間における最終段付近の画素への書き込みと、次 のフレーム期間の第1のサファレーム期間における前半 のある厠素への書き込みが重複することになるわけであ る。同時に異なる2段分と信号を異なる2段の画素に正 常に書き込むことはできない。そこで、第3万十十四ト 一ム期間においては、後半のサブゲート信号線選択期間 にデート信号線を選択していてことにする。すると、第 1のサプロレーム期間(このサファレーム期間は次のフ

en to the second of the second

⁽¹⁹⁹⁴⁾ ここでは、簡単さたい、デジタ、等線と時間 著綱とを狙み合わせて、8とデック 著綱 - 23=3 著 - 3 表表現する場合に、アガローマーでは、

⁽ コドド)以上のように、土産用の駆動の主においては、あらせてマレーム期間におけるマドレー 書き込

号線選択期間を利用して書き込み期間の割り当てを行う ことにより、実際にゲート信号線の選択タイミングが重 複しないようにするため、画庫に正常に信号を書き込む ことができる。その結果、ある行てアドレス・書き込み 期間にある瞬間に、別の行ではEL素子を点切させ るといったことが階調のビット数に関わらず可能となり、その結果高デューティー比を実現する。

[0070]

【実施例】以下に本発明の実施例について記述する。

【0071】[実施例1]本実施例においては、例として、17レーム期間を分割した際に、アドレス(書き込み)期間よりも短いサステイン(点灯)期間(サブフレーム期間)が複数ある場合を挙げて説明する。

【0072】図27A)、(B)を参照する。図2は1 フレーム期間を5つのサブフレーム期間に分割した際の タイミングチャートを示している。この場合、ゲート信 号線選択期間を前半、後半のサブゲート信号線選択期間 に分割して信号の書き込みを行っても、アドレス(書き 込み)期間Ta5および次のフレーム期間のTa1が重複 しているのがわかる。そのため、このタイミングでは正 常に信号の書き込みを行うことはできない。

【0073】1つの方法として、長いサブコレーム期間と短いサブコレーム期間とで順序を入れ替えることにより、この問題を解決することができる。図3 (A)、

(B) を参照する。図 3 は図 2 と同様、 1 アレーム期間を 5 つのサブフレーム期間に分割した際のタイミングチャートを示している。サブアレーム期間の順序を、SF $_1$ ーS $_1$ -S $_2$ -S $_3$ -S $_4$ -

【0074】(集施例2)本実施例においては、実施例1 で述べたアドレス(書き込み)期間の重複を、実施例1 とは異なる手段にて回避する方法について説明する。 【0075】図2において、重複しているアドレス(書き込み)期間は、Ta5および欠のフレーム期間のTa1 であった。ディー、サーレアの歌のでで明なる。

はT 2.5で信号の書き込みを行う。結果として、図 4 (B に示すようなタイミングで信号の書き込みが行われ、各サブゲート信号線選択期間内における複数のアドレス(書き込み、期間の重複は回避することができる。【0 0 7 6】本実施例で説明した方法によると、ゲート信号線選択期間の短い数が増加するが、サブゲート信号線選択期間が短 1 なり、信号の書き込み時間が減少する反面、実施例1に示した方法では対処しきれない場合で列えばアドレス(書き込み)期間が長く、順序の並べ替えを行っても重複する部分がある場合など)には有効である。

【0077】[実施例3]本実施例においては、アドレス (書き込み) 期間の重複を、実施例1および実施例2と は異なる手段にて回避する方法について説明する。

【0.0.7.8】図5.(A)、(B) を参照する。 SF_4 、 SF_5 は、それ自身の期間が短いため、通常のタイミングではアドレス(書き込み)期間の重複を回避することはできない。そこで、 SF_4 、 SF_5 各々の後に、リセット期間 T_4 、 T_5 を設ける。リセット期間中は、上来子が点灯しないような信号を入力する。具体的い程、書き込む電圧を、保持容量に電荷が蓄積されない程度してやれば良い。以後、この信号をリセット信号を画素に書き込んでから、前記リセットで表記する、信号を画素に書き込んでから、前記リセットでフレーム期間 SF_4 、 SF_5 の長さを調節し、A をアドレス(書き込み)期間およびリセット期間が重複しないタイミングにすれば良い。

【0079】本実施例で挙げた方虫を用いると、リセット信号さ入力後、次にアドレス(書き込み)期間が現れるまでの期間はEL素子が点灯しないため、ややデューティー比が低下するといった問題が生ずるが、本実施例で用いるリセット信号は、サステイン。点灯)期間がうまく17レーム期間内に収まらない場合などに、時間調整の目的で利用することも可能である。

【① ① 5 (1) 主実施例 1 実施例 1 〜3 においては、実施 形態にいしたとおりの的路構成によって、駆動信号のタイミングを調整することでアドレスに書き込み、期間の 重複を回避するが独について説明してきた。本実施例に おいては、ゲート信号線にスイッチング用TFTを追加 して回路を構成した場合について説明する。具体例として、1 ゲート信号線選択期間を2 つカサブケート信号線 選択期間に分割する場合を挙げる。

^{19、}日本の新春動があり、「は内和配置としているで、日本の本の配置でも良い」本実施例で示した世路が特徴としては、ゲート信号線が商素上行またのでは通っている。

(A) はソース信号線駆動回路であり、シフトレジスタ ~NAND~第1のラッチ回路~第2のラッチ回路~バッファ~ソース信号線という一連の経路は従来のものと 国様で良い。

【0082】図34(B)はゲート信号線駆動回路である。シフトレジスタ〜バッファ出力までは従来の回路と同様で良い。バッファ出力は、2つのNAND回路に入力され、各NAND回路で、ピン9、10より入力されるサブゲート期間選択パルスとの論理積をとってゲート信号線(GatELine AおよびB)へと出力される。これは実施形態の項で、図27(B)にて示したものと同様の動作とみなして良い。つまり、1ゲート信号線選択期間に、2つのNAND回路から順次サブゲート信号線選択パルスが出力される。

【0033】図6(B)は、画素部を拡大表示したものである。点線枠600で囲われた部分が1画素であり、第1のスイッチング用TFT601、第2のスイッチング用TFT603、EL素子604、保持容量605、第1のゲート信号線606、第2のゲート信号線607、ソース信号線608、電流供給線609を有する。第1のゲート信号線606には、図34(B)に示したGate Line Aからの選択パルスか入力され、第2のゲート信号線607には、Gate Line Bからの選択パルスか入力される(逆でも構わない)。

【0084】駆動方法の一例としては、実施例1のようにゲート信号線選択期間を2つのサブゲート信号線選択期間に分割する場合に、前半、後半のゲート信号線の選択信号の入力それぞれを2つのスイッチング用TFTでまかなう。前半のサブゲート信号線選択期間にゲート信号線を選択する場合には第1のゲート信号線通知期間にゲート信号線通知期間にゲート信号線選択事間にゲート信号線選択する場合には第2のゲート信号線通知期間にゲート信号線を選択する場合には第2のゲート信号線607から信号を入力して第2のブートにサーブリア下下602を駆動するようにすればとい。

【りり35】[実施例3]本実施例では、本発明の駆動回 路を有するEL エレクトロルミネッセンス) 表示装置 を作製した例について説明する。

【0036】図7-A) は本発明を用いたEL表示装置の上面図である。図7(A) において、4001は基板、4002は画連部、4003はソース信号線駆動回数 1031はデート庁号線駆動で吸った。 これでた

【0088】また、図7(B)は本実施例のEL表示装置の断面構造であり、基板4001、下地膜4012の上に駆動回路用TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を窓示している)4013及び画業部用TFT4014「但し、ここではEL素子への電流を制御するEL駆動用TFTだけ図示している)が形成されている。これらのTFTは公田の構造・トップケート構造あるいはボトムゲート構造)を用いれば良い。

【0089】公知の作製方法を用いて駆動回路用TFT4013、画奉部用TFT4014か完成したら、樹脂材料でなる層間地縁膜(平坦化膜)4015の上に画素部用TFT4014のドレインと電気的に接続する透明導電膜でなる画素電極4016を形成する。透明導電膜としては、酸化インジウムと酸化スでとの化合物(ITOと呼ばれる)または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極4016を形成したら、絶縁膜4017を形成し、画素電極4016を形成したら、絶縁膜4017を形成し、画素電極4016上6上に開口部を形成する。

【0090】次に、EL層4018を形成する。EL層4018は公知のEL材料(正乳性入層、正乳輸送層、発光層、電子輸送層または電子性入層)を自由に組み合わせて積層構造または単層構造とすれば良い。また、EL材料には低分子系材料と高分子系(ポリマー系)材料がある。低分子系材料を用いる場合は蒸落法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。

【0091】本実施例では、シャドウマスクを用いて著 着法によりEL暦4013を形成する。シャドウマスク を用いて画素毎に放長の異なる発光が可能な発光層(赤 色発光層、緑色発光層及び青色発光層)を形成すること で、カラー表示が可能となる。そこ他にも、色変換層 「CMM」とカラーフィリターを組み合わせた方式、空 色発光層とカラーフィリターを組み合わせた方式がある がいずれの方法を用いても立し、対論、単色発光のEL 表示装置とすることもできる。

【0092】 EL層4018を用成したら、その上に陰極4019を形成する。陰極4019とEL層4018の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でEL層4018と陰極4019を連続成膜するか、EL層4018を不活性雰囲気では、上午のサイスとで高い、これである。

and the second s

し、その上に300 [mm] 厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い、そして陰極4019は4020で示される領域において配線4007に接続される。配線4007は陰極4019に所定の電圧を与えるための電源線であり、導電性ペースト材料4021を介してFPC4008に接続される。

【0094】4020に示された領域において陰極40 19と配線4007とを電気的に接続するために、層間 絶縁膜4015及び絶縁膜4017にコンタクトホール を形成する必要がある。これらは層間絶縁膜4015の エッチンプ時(画素電極用コンタクトホールの形成時) や絶縁膜4017のエッチング時(EL層形成前の開口 部の形成時)に形成しておけば良い。また、絶縁膜40 17をエッチングする際に、層間絶縁膜4015まで一 括でエッチングする際に、層間絶縁膜4015まで一 括でエッチングしても良い。この場合、層間絶縁膜40 15と絶縁膜4017が同じ樹脂材料であれば、コンタ クトホールの形状を良好なものとすることができる。

【0095】このようにして形成されたEL素子の表面を覆って、パッシベーション膜4022、充填材4023、カバー材4009が形成される。

【0.096】 さらに、EL素子部を囲むようにして、カバー材 4.009 と基板 4.001 の内側にシーリング材 4.011 の外側には密封材(第2 のシーリング材) 4.010 が形成される。

【0097】このとき、この充填材4023は、カバー材4009を接着するための接着剤としても機能する。充填材4023としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコン樹脂、PVB(ポリヒニルブチラル)またはEVA(エチレンビニルアセテート)を明いることができる。この充填材4023の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。また充填材4023の内部に、酸素を捕捉する効果を存する酸化防止剤等を配置することで、EL層の)お化を抑えても良い。

【① 0 9 3】また、充壌材 1 0 0 3 2 中にスペーナーを含有させてもよい。このとき、スペーサーをB a O などからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。

Proceed Plastics 一校、アヤド オービニリーの

1975年 A MR (1481) は (W. アイモンサービニリアの すぎ、アンフ・ルム、マイデーフィンム、ボリエステル (1971年 1977年) マルムやマイラーフィルムで挟んた構造のシートを用いることが好ましい。 【0101】但し、EL素子からの発光方向(光の放射

る場合、数十 [μm] のアルミニウムホイルをPVFフ

【0101】但し、EL素子からの発光方向(光の放射 方向)によっては、カバー材4009が透光性を有する 必要がある。

【0102】また、配線4007はシーリング材401 1まよび密封材4010と基板4001との隙間を通っ てFPC4008に電気的に接続される。なお、ここで は配線4007について説明したが、他の配線400 5、4006も同様にしてシーリング材4011および 密封材4010の下を通ってFPC4003に電気的に 接続される。

【0103】なお本実施例では、売填材4023を設けてからカバー材4009を接着し、売填材4023の側面(雰呈面)を覆うようにシーリン学材4011を取り付けているが、カバー材4009及びシーリン学材4011を取り付けてから、売填材4023を設けても良い。この場合、基板4001、カバー材4009及びシーリン学材4011で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態(10~2 [forr] 以下)にし、売填材の入っている水槽に注入口を設してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に売填する。

【9.1.0.4】[実施例6]本実施例では、実施例5とは異なる制態のEL表示装置を作製した例について、 \mathbb{E} B (A) 、(B)

(A)、(B)を用いて説明する。図7(A)、(B) と同じ番号のものは同じ部分を指しているので説明は省 略する。

【0105】図3(A)は本実施例のEL表示装置の上面因であり、図3(A)をAーAで切断した断面図を図3(B)に示す。

【0106】実施例5に従って、EL寿子の表面を**覆っ** てコッシパーション膜4022までを形成する。

【**107】さらに、Eも素子を覆っようにして充填材 4 **20を設ける。この充填材 4 0 **3 は、カバー材 4 0 **9 を接着するための接着剤としても機能する。充填材 4 0 2 3 としては、P V C (ポリビニ サクロライド)、エポキシ樹脂、シリコン樹脂、P V B (ポリビニルアチラル)またはE V A 「エチレンビニルアセテート」を用いることができる。この充填材 4) 2 3 の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好

 ン膜4002はスペーサー圧を緩和することができる。 また、バッシペーション膜とは別に、スペーサー圧を緩 和する樹脂膜などを設けてもよい。

【0.1.1.0】また、カバー材4009としては、ガラス板、アルミニウム板、ステンレス板、FRP Fibergla ss-Reinforced Plantics : 板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填付4023としてPVBやEVAを用いる場合、数十 [α m] のアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。

【0111】但し、E L素子からの発光方向(光の放射方向)によっては、カバー村 6000が透光性を有する必要かある。

【0112】次に、充填材4023を用いてカバー材4009を接着した後、充填材4023の側面(露呈面)を覆うようにフレーム材4024を取り付ける。プレーム材4024はシーリング材(接着剤として機能する)4025によって接着される。このとき、シーリング材4025としては、光硬化性樹脂を用いるのが好ましいが、EL層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材4025はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング村4025の内部に乾燥剤を添加してあっても良い。

【0113】また、配線4007はシーリング材4025と基板4001との隙間を通ってFPC4008に電気的に接続される。なお、ここでは配線4007について説明したが、他の配線4005、4006も同様にしてシーリング材4025の下を通ってFPC4003に電気的に接続される。

【0114】なお本実範例では、充填材4023を設けてからカハー村4009を接着し、充填材4023の側面 鍵圧面)を関うようにアレーム材4024を取り付けているが、カバー村4025度の付けてから、充填材4025度のフレーム材4009、シーリング村4025及びアレーム村4024で形成されている空隙に通じる充填材の住入口を設ける。そして前記空隙を算空状態(10-2 [Torr] 以下 にし、充填材の3つている水槽に注:口を接してから、空隙の外の気圧を空隙の中の気圧とりも高く」で

たスイッチング用TFT4502は公知の方法で形成されたのチャネル型TFTを用いる。本実施例ではダブルゲート構造としているか、構造及び作製プロセスに大きな途いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に2つのTFTが値列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造とし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、公知の方法で形成されたpチャネル型TFTを用いて形成しても構わない。

【0.117】また、EL駆動用TFT4503は公知の 方法で形成されたn チャネル型TFTを用いる。スイッ チング用TFT4502のドレイン配線4504は配線 4505によってEL駆動用TFT4503のゲート電 極4506に電気的に接続されている。また、4507 で示される配線は、スイッチンク用TFT4502のゲート電極4506、4509を電気的に接続するゲート 配線である。

【0113】EL駆動用TFT4503はEL素子4510を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、EL駆動用TFT4503のドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにLED領域を設ける構造は極めて有効である。

【011ヵ】また、本集範例ではEL駆動用TFT4503をシングルゲート構造で関係しているが、複数のTFTを直列に接続したマルチゲート構造としても良い。さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による的化対策として有効である。

【0120】また、第1)(A)に出すように、EL駆動用TFT45(32デート電極4506を含む配線4506は4511で展される領域で、E!駆動用TFT4-)3のF1イン配製4512上継縁膜を介して重なる。このにき、4511で正される領域では保持容量が形成される。保持容量4511は、電流供給線4513と電気的に接続された半導体膜4514、ゲート絶縁膜と同一層の絶縁膜(図示せず)及び配案4505との間で形成される。また、配線45(5、第1層間絶縁膜上層 で管 国工せず 中で2000年度。

サー・・・「ジョウオ 中華 キャ・・・・・神道 タック・・・・ み・に、田袋房 を見て、 B・に式す、戻す、 図 1 ・・ み・、 B・では味道の符号を用しるので互いた 本用すれば良い。

^{- 17 (}機能の) 1 (1000) (機能の) 1 (2000) (機能の) 1 (2000)

動用TFT4503の上には第1のパッシピーション膜4515が設けられ、その上に樹脂絶縁膜でなる平坦化膜4516を用いてTFTによる段差を平坦化することは非常に重要である。後に形成される発光層4519は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、発光層4519をできるだけ平坦面に形成しうるように画素電極4517を形成する前に平坦化しておくことが望ましい。

【0122】また、4517は反射性の高い導電膜でなる画素電極(EL素子の陰極)であり、第1のパッシベーション膜 4515及び平坦化膜 4516に設けられたコンタクトホールを介して、EL駆動用TFT4503 &ドレイン領域に電気的に接続される。画素電極 4517としてはアルミニウム合金膜、調合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。

【0123】次に有機樹脂膜を囲素電極4517及び平 担化膜4516上に形成し、前記有機樹脂膜をパターニ ングすることで、パンク4518及びタッブ4520を 形成する。パンク4518は、隣り合う画素の発光層 たはEL層を分離するために設ける。タッブ4520 は、画素電極4517とEL駆動用工FT4503のド いイン配線4512とか接続されている部分の上に設け もれる。画素電極4517はコンタクトボールの部分に おいて設差が性じる場合があり、後に形成される発光層 4519の発光不良を防ぐために、タップ4520を設 けることで平坦化しておくことが望ました。なお、ハンク4518とタップ4520とは同じ厚さに形成しなく とも良く、後に形成される発光層4519の厚さに売じて 適宜設定することが可能である。

【り124】/じク4518により形成された溝(画素に相当する。の中にBL腎4519が形成される。なお図10-A では、保持容量45112位置を明確にするために一部パンツを省略しているが、電流供給線4515と、ソース配線45012一部とを覆うように画素間に設けられている。また、ここでは2画素しか図示していないが、R-売)、G(緩)、B-青いの各色に対応した発光層を作り分けても良い。発光層とするBL材料としてはで生役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリバラフェニレンとニレン

B. Kluge - W. Kreuder and H. Spreitger . . . Polymers forfight Emitting Diodes - 1 Euro Display Proceeding and the first and the second second

【0126】具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は $30\sim150$ [mm] (好ましくは $40\sim100$ [mm])とすれば良い。

【0127】但し、以上の例は発光層として用いることのできるEL材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層「発光及びそのためのキャリアの移動を行わせるための層」を形成すれば良い。

【0123】例えば、本実施例ではポリマー系材料を発 光層として用いる例を示したが、低分子系EL材料を用いても良い。また、電荷輸送層や電荷注入層として炭化 地素等の無機材料を用いることも可能である。これらの EL材料や無機材料は公知の材料を用いることができる。

【0129】本実施例では発光層4519の上にPED OT - ポリチオフェントまたはPAni(ポリアニリン)でなる正孔生入層4522を設けた積層構造のEL 層としている。そして、正孔生入層4522の上には透明導電膜でなる場極4523が設けられる。本実施例の場合、発光層4519で生成された光は上面側に向かって(TFTの上方に向かって)放射されるため、陽極は近半でなければならない。透明導電膜としては酸化で、デウムと酸化スでとの化合物や酸化インジウムと酸化スでとの化合物や酸化インジウムと酸化、変力と変化である。一般化で形成するため、可能を限り低温で成膜できるものが好ましい。

【り130】陽極4520まで形成された時点でEL素子4510が完成する。なお、ここでいうEL素子4510とは、画素電極(陰極)4517と、発光層45151、田孔性人質4522及び陽極4523で形成された母時再量とを指す。田11-A/に示すように画素電極45、7は画具に面積にほぼ一致するため、画素全体か田145として機能する。使って、発光の利用効率が非常に高く、明るい画像表示が可能となる。

【9131】とこうで、本実施例では、関極4523の上にさらに第2のパッシューション膜4524を設けている。第2のパッシベーション数4524としては窒化粧素膜または窒化酸化珪素膜が好ましい。この目的は、

1、百糟性的病体的代表。

Arton Ellinoide

を有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なEL表示パネルが得られる。

【0133】[実施例3]本実施例では、実施例7に示した画素部において、EL素子4510の構造を反転させた構造について説明する。説明には図11を用いる。なお、図9の構造と異なる点はEL素子の部分とEL駆動用TFTだけであるので、その他の説明は省略することとする。

【0134】図11において、EL駆動用TFT450 3は<u>公知の方法で形成されたりチャネル型TFTを用い</u>る。

【0135】本実施例では、画素電極(陽極) 4525 として透明導電膜を用いる。具体的には酸化インジウム と酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸 化インジウムと酸化スズとの化合物でなる導電膜を用い ても良い。

【0136】そして、絶縁膜でなるバンケ4526及びクップ4527が形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層4528が形成される。その上にはカリウムアセチルアセトネート「acacKと表記される」でなる電子注入層4529、アルミニウム合金でなる陰極4530が形成される。この場合、陰極4530がパッシューション膜としても機能する。こうしてEL素子4531が形成される。

【0137】本実施例において説明した構造を有するE L画素の場合、発光腎4528で発生した光は、矢印で 示されるようにTFTが形成された基板の方に向かって 放射される。

【0.1.3.6】(実施例 9]本実施例では、 $\overline{D}_{1.0}$ ($B_{1.0}$)に示した回路図とは異なる構造の画素とした場合の例について図1.2($A_{1.0}$)~($C_{1.0}$)に示す、なお、本実施例において、3.5.01はスイッチング用TFT3.5.02のソース配線を兼ねているソース信号線、3.8.03はスイッチング用TFT3.8.03点が一ト電機を兼ねているゲート信号線、3.8.04は $B_{1.0}$ 1、 $B_{1.$

とで専有面積を共有させることができるため、画素部を さらに高精細化することができる。

【0141】また、図12 (C) は、図12 (B) の構造と司様に電流供給線3×03をデート信号線3803と平行に設け、さらに、2つの画案を電流供給線3808を中心に線対称となるように形成する点に特徴がある。また、電流供給線3808をデート信号線3803のいすれか一方と重なるように設けることも有効である。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。

【0142】[実施例10]実施例でに示した図10

(A)、10(B)ではEL駆動用TFT4503のゲート電極にかかる電圧を保持するために保持容量4511を設ける構造としているが、保持容量4511を省略することも可能である。実施例7の場合、EL駆動用TFT4003として公知の方法で形成されたのチャネル型TFTを用いているため、ゲート絶縁膜を介してゲート電極に重なるように設けられたGOLD領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量を保持容量4511の代わりとして積極的に用いる点に特徴がある。

【り143】この寄生容量のキャパシタンスは、上記ゲート電極とGOLD領域とか重なり合った面積によって変化するため、その重なり合った領域に含まれるGOLD領域の長さによって決まる。

【0144】また、実施例9に示した図12 (A)、(B)、(C)の構造においても同様に、保持容量38

(15)、(C)の構造においても同様に、保持容量 05を省略することは可能である。

【0145】(実施列11] 4実施例においては、実施例 1~10で説明した電子装置の作成方法例として、画素部2スイッチング業子であるEL駆動用TFTと、画素部の周辺に設けられる駆動回路(ソース信号線駆動回路、ゲート信号線駆動回路等)のTFTを同一基板上に作成する方法につして工程に従って詳細に説明する。但し、説明を簡単につるために、駆動回路部としてはその基本構成回路であるCMOS回路と、画素部としてはスイッチング用TFTとEL駆動用TFTとを図ますることにする。

【0146】図10を参照する。基板5001には、例えばコーニング社の1737ガラス基板に代表される無アルカリガラス基板を明いた。そして、基板5001の

⁽本) (2017年)、前代(1007年) 漢を (1007年) 5 元(1007年) 5年(1007年) 7年3月12日 **福賀形成** 特に図 日世ずりした。また、平地膜を (1007年) 第代3月12日 (1007年) 7年3月12日 (1007年) 1007年) 1007年

[nm] の厚さの非晶質シリコン膜をプラズマCVD法で形成した。非晶質シリコン膜は含有水素量にもよるが、好ましくは400~550[で]で数時間加熱して脱水素処理を行い、含有水素量を5 &tom3/]以下として、結晶化の工程を行うことが望ました。また、非晶質シリコン膜をスパッタ法や素着法などの他の作成方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素の含有量を十分低減させておくことが望ましい。

【0148】ここで、下地膜と非晶質シリコン膜とはいずれもプラズマCVD法で作成されるものであり、このとき下地膜と非晶質シリコン膜を真管中で連続して形成しても良い。この連続形成を行うと、下地膜を形成後、当前記下地膜の表面が大気雰囲気に曝されることを回避できるため、下地膜表面の汚染を防ぐことが可能となり、作成されるTFTの特性パラツキを低減させることができる。

【り149】非晶質シリコン膜を結晶化する工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。本実施例では、パルス発振型のKrFエキシマレーザー光を線状に集光して非晶質シリコン膜に照射して結晶質シリコン膜を形成した。

【0150】なお、本実施例では半導体層の形成に非晶質シリコン膜をレーザーあるいは熱により結晶化するという方法を用いているが、微結晶シリコン膜を用いても構かないし、直接結晶質シリコン膜を成膜しても良い。【0151】こうして形成された結晶質シリコン膜をパターニングして、島地の半導体層5003、5004、5005、5006が形成された。

【0.150】モレて、ゲート地線膜5007の表面に第1のデート電極となる第1の導電膜5008と、第2元ゲート電極となる第2元導電膜5009とを形成した。第1の導電膜5008は51、Geから選ばれた一種の元素、またはこれらず元素を主成分とする半導体膜で形成すれば良い。また、第1の導電膜5007の厚さは5~50[mm]、好ま、イは1、~20分元、上寸元必要

0 [sccm]、ハリウム「He) を300 [sccm] 導入して作成することができる。このとき同時に、 Si_2H_6 に対して PH_3 を0. $1\sim 2$ [%] 提入させてn型の半導体膜を形成しても良い。

【0.1.5.5】第2.0分一ト電極となる第2.0導電膜は、エッチングで選択比のとれる導電性材料、あるいはこれらを主式分とする化合物で形成すれば良い。これはゲート電極の電気抵抗を下げるために考慮されるものであり、例えば、Mo-W化合物を用いても良い。ここでは、Taを使用し、スパック法で、 $200\sim1000$ [m]、代表的には400~m]の厚さに形成した。(図1.3~(A))

【0.156】次に公知のパターニング技術を使ってレジストマスクを形成し、第2の尊電膜5.0.09をエッチングして第2のゲート電極を形成する工程を行った。第2の尊電膜5.0.09はTa膜で形成されているので、ドライエッチング法を用いて行った。ドライエッチングの条件として、C.12をS.0.18に示する。第入して1.0.0 [W] の高周波電力を投入して行った。そして、B.1.2 (B) に示すように第2のゲート電極5.0.10、5.0.11、5.0.12、5.0.13、5.0.14 および配線5.5.0.1 を形成した。

【0157】エッチング後に残渣が確認された場合は、 SPX洗浄版やEKCなどの溶液で洗浄することにより 除去すればよい。

【り15×】また、第224導電模5009はウエットエッチング出て除去しても良い。例えば、Taの場合、フッ酸系のエッチング液を用いて容易に除去することができる。

【0.1.5 $^{1.5}$

[.] சட**்**சின் கூறும் நக்கும் நட

一回まるいは日常の導道制を付けずる未発物元素が振加 されていても良い。この主導体膜の作業法は公知の方法 に従えば良く、何まば、毎日、ワンサでは根稿等をよう。

[「]い」の名。 いまないかいは 域にもご、が感知された。この鎖域の「少濃度は特に境 定されるものではないが、第1の導電機の抵抗率を下げ もですべいされる。

レジストマスク5024、5025で覆って、第1の導電膜5003の一部を除去する工程を行った。本実施例においては、ドライエッチング法により行う。第1の導電膜5003は81であり、ドライエッチングの条件として、 CF_4 を50[sccm]、 CP_4 50[sccm] 7[sccm] 8[sccm] 8[sccm] 7[sccm] 8[sccm] 9[sccm] 9[sccm]

【0.162】 そして、p チャネル型TFTが形成される 領域に、p 型を付与する第3 の不純物元素を添加する工程を行った。ここではジボラン(B_2 H_6)を用いてイオンドープ法により添加した。ここでも加速電圧を8.0 [aeV] として、 2×1.0^{20} [$atoms/cm^3$] の濃度にボロンを添加した。そして、ボロンか高濃度に添加された第3 の不純物領域5.0.2 7 、5.0.2 8 、5.0.2 9 、5.0.3 9 が形成された。(図1.3 (C))

【0163】図14を参照する。第3の不純物元素の添加を行った後、レジストマスク5024、5025を完全に除去して、再度レジストマスク5031、5032を形成した。そして、レジストマスク5031、5033、5034を用いて第1の導電膜をエッチングし、新たに第1の導電膜5036、5037、5038を形成した。(四14(A))

【0.1.6.4】 そして、n.2を何与する第2.0不純物元素を添加する工程を行った。本実施例においては、フォスフィン($P.H_2$)を用いたイオンドープ法で行った。この工程でも、ゲート絶縁膜5.0.07を通してその下の半導体層にリンを添加するために、加速電圧は8.0.66 V」と高めに設定している。そして、リンが添加された領域5.0.3.9、5.0.4.0、5.0.4.1、5.0.4.2、5.0.4.3が形成された。この領域のリンの濃度はn.22を付与する第1.07を純物元素を添加する工程と比較して高濃度で変し、1.<1.0.19~1.<1.0.21[$a.coms./cm^3$] とするのが好ましく、本名能例においては1.210.20 [$a.coms./cm^3$] とした。(3.1.4.4)とした。(3.1.4.4)

【0165】さらに、レジストマスクス031、5032、5033、5034、5025、こ502を除去して、新たにレジストマスク5044、5045、5046、5047、5043、5503を形成し、第1の導電膜のエッチングを行った。この工程において、nチャラででのファッチングを行った。この工程において、nチャラででのファッチング

4 4 K

「、・・ドラント部を管査する目的で設けられるものであり、このレジストマーケの長さにより、第2の不純物では、第1、季音な、手が、きが、カットで、メートンの場合である。

(B))

【0166】そして図14 (C) に示すように第1のゲート電極5049、5050、5051が形成された。 【0167】以上の工程で、CMOS回路のカチャネル型TFTにはチャネル形成領域5052、第1の不純物領域5053、5054、第2の不純物領域5055、5056が形成された。ここで、第2の不純物領域は、ゲート電極と重なる領域(GOLD領域)5055a、5056aと、ゲート電極と重ならない領域(LDD領域)5055b、5056bがそれぞれ形成されている。そして、第1の不純物領域5053はソース領域として、第1の不純物領域5053はソース領域として、第1の不純物領域5054はドレイン領域となる。

【0168】 pチャネル型TFTは、同様にクラッド構造のゲート電極が形成され、チャネル形成領域305 7、第3の不純物領域5053、5059が形成された。そして、第3の不純物領域5059はソース領域、第3の不純物領域5059はドレイン領域となる。

【0169】画素部のスイッチング用ロチャネル型TF Tはマルチゲートであり、チャネルも成績域5060、 5061と第1の不純物領域5062、5063、50 64と第2の不純物領域5065、5066、506 7、5068が形成された。ここで第2の不純物領域 は、ゲート電極と重なる領域5065a、5066a、 5067a、50663まおよびゲート電極と重ならない 領域5065b、5066b、5067b、5068b とが形成された。

【0.170】また、EL駆動用pチャネリ型TFTは、CMOS回路におけるpチャネル型TFTと同様の構造をとり、チャネル形成領域5.069と第3の不純物領域5.070、5.071が形成される。第3の不純物領域5.070はソース領域、第3の不純物領域5.071はドレイン領域となる。一図1.4(C)

【0171】続いて、空化シリコン膜5504、第1の層間絶縁膜5072を形成する工程を行った。最初に空化シリコン膜5504はブラブで0VD生で形成され、S1H4を5 [seem]、NH3を40 [seem]、N2を106 [seem] 導送して0 7 [fort]、300 [W] の高周波電力を投入して行った。次に、第1の層間絶縁膜5072を形成した。第1の層間絶縁膜5072としては、珪素を含む絶縁膜を単層で用いるか、その

い、タ・酸化は本質を研算し入いなり、こと構造していま。

れた水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより別起された水素を用いる)を行っても良い。

【0173】なお、水率化処理は第1の層間絶縁膜5072を形成する間に入れても良い。即ち、200㎞]厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り300㎞]厚の酸化珪素膜を形成しても構わない。

【0174】次に、第1の層間絶縁膜5072に対してコンタクトホールを形成し、ソース配線5073、5075、5076、5078と、ドレイン配線5074、5077、5079を形成した。なお、本実施例ではこの電極を、Ti膜を100 [mm]、Tiを含むアルミニウム膜を300 [mm]、Ti膜150 [mm]をスパッタ法で連続形成した3層構造(図示せず)の積層膜としているが、勿論、他の導電膜でも良い。

【0175】次に、50~500 [nm] (代表的には200~300 [nm])の厚さで第1のパッシベーション膜5080を形成した。本実施例では第1のパッシベーション膜5080として300 [nm] 厚の窒化酸化珪素膜を用いている。これは窒化珪素膜で代用しても良い。なお、窒化酸化珪素膜の形成に先立って H_2 、 NH_3 等水素を含むガスを用いてフラズマ処理を行うことは有効で表る。この前処理により別起された水素が第1の層間絶縁膜5072に供給され、熱処理を行うことで、第1のパッシベーション膜5030の膜質が改善された。それと同時に、第1の層間絶縁膜5072に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができた。([M]15 [A]1

【 0.1.7.6】次に、有機樹脂からなる第2の暑間絶縁膜 5.0.8.1 を形成した。有機樹脂としてはポリイミド、ポリアミド、アナリル、BCB(パンパシ クロプテン)等 を使用することができる。特に、第2の層間絶縁膜 5.0.8.1 は平坦化の意味合いが強いあて、平坦性に優れたアケリルが好きしい。才実施例ではTFTによって形式される段差を土分に平坦化しらる獲厚でアフリル膜を形成した。好ま1 [α] 「 α] (さらに好ましくは α ~ α [α])とすれば良い。

【0177】次に、第2の層間絶縁膜5081及び第1のパッシューション膜5080にドレイン配線5079に達するコンタクトホールを形成し、画素電極5082

ンク5063は画素と面素との間にストライプ状に形成される。本実施例ではソース配線5076上に治って形成するが配線5501上に合って形成しても良い。なおバンク5053を形成している樹脂材料に顔料等を提ぜ、バンク5063を遮蔽膜として用いても良い。

【0179】次に、EL層5084及び陰極(MsAs電極)5085を、真空蒸着法を用いて大気解放しないで連続形成した。なお、EL層5084の膜厚は $80\sim200$ [m] (典型的には $100\sim120$ [m])、陰極5085の厚さは $180\sim300$ [m] (典型的には $200\sim250$ [m])とすれば良い。なお、本実施列では一画素しか図示されていないが、このとき同時に示色に発光するEL層を形成した。

【0180】この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次形 上層5084及び陰極5085を形成した。但し、EL 層5084は溶液に対する耐性に乏しいためフォトリソ グラフィ技術を用いずに各色個別に形成しなくではなら ない。そこでメタルマスクを用いて所望の画素以外を隠 し、必要簡所だけ選択的にEL層5084及び陰極50 85を形成するのが好ました。

【9181】即ち、まず赤色に対応する画素以外を全て 関すマスクをセットし、そのマスクを用いて赤色発光の EL層及び陰極を選択的に形成する。次にで、緑色に対 原する画素以外を全て隠すマスクをセットし、そんマス クを用いて緑色発光のEL層及び陰極を選択的に形成す そ。次にて、同様に青色に対応する画素以外を全て隠す マスクをセットし、そのマスクを用いて青色発光のEL 層及び陰極を選択的に形成する。なお、ここでは全て異なるマスクを明いるように記載しているが、同じマスク を使いまれしても構わない。また、全画素にEL層及び 陰極を形成するまで真空を破らずに処理することが好ま しい。

【り131】なお、本実施例ではELM500×1を発光 層力のの内なり単層構造にしているが、ELMな発光層 の他に正乳輸送器、正乳性医療、電子輸送器、電子性人 層等を有していても構わない。このように組み合わせは 既に様々な例が報告されており、そのいずれの構成を用 いても構わない。EL層5054としては公知の材料を 用いることができる。公知と材料としては、駆動電配を 考慮すると有機材料を用いるのか好ましい。また、本実

^{(10.1.) (10.}

に連続的に処理することは有効である。

【り184】ところで、本実施例のアクティブマトリクス基板は、画素部だけでなく駆動回路部にも最適な構造のTFTを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてNI等の金属触媒を添加し、結晶性を高めることも可能である。それによって、ソース信号線駆動回路の駆動周波数を10 [MHz] 以上にすることが可能である。

【0185】まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するTFTを、駆動回路部を形成するCMOS回路のnチャネル型TFTとして用いる。なお、ここでいう駆動回路としては、シフトレジスタ、パッファ、レベルシフタ、線順次駆動におけるラッチ、点順次駆動におけるトランスミッションケートなどか合まれる。

【0186】本実施例の場合、図14(C)、図16に示すように、nチャネル型TFTの活性層は、ソース領域5053、ドレイン領域5054、GOLD領域5055a、5056a、LDD領域5055b、5056b及びチャネル形成領域5052を含み、GOLD領域5055a、5056aはゲート絶縁膜を介してゲート電極5049と重なっている。

【0187】また、CMOS回路のpチャネル型TFTは、ホットキャリア注入によるお化が殆ど気にならないので、特にLDD領域を設けなくても良い。勿論、nチャネル型TFTと関係にLDD領域を設け、ホットキャリア対策を講じることも可能である。

【0188】その他、駆動回路において、チャネル形成領域を双方向に電流が流れるようなCMOS回路、即ち、ソース領域とドレイン領域の役割が入れ替わるようなOMOS回路が用いられる場合、CMOS回路を形成するのチャネル型で下では、チャネル形成領域を振む形でLDD領域を形成することが好ました。このような例としては、点脳次駆動に用いられるトランスミッションゲートなどが挙げられる。また駆動区路において、サア電流値を極力低く自動とのあるCMOS回路が用いられる場合、CMOS回路が用いられる場合、CMOS回路が用いられる場合、CMOS回路がデート絶縁膜を介してゲート電極と重なる構成を有していることが好ましい。これような例としては、やはりで変更ない。これような例としては、やはいることが好ましい。これような例としては、やはいるごとが好ました。

Frank grant to the second

【10190】また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのFPCを取り付けて製品として完成する。このような出荷できる状態にまでした状態を本明細書中ではELディスプレイドまたはELモジュール」をという。

【0191】[実施例12]本実施例においては、本発明の駆動方法を実施するための回路構成について説明する。

【0192】図17を参照する。図17(A)は本発明のゲート信号線の複数交互選択を行うための、ゲート信号線駆動回路に関する回路構成を示している。本実施例では簡単のため、例としてゲート信号線選択期間に分割して駆動する場合についての説明を行う。画素部1753の両側に、ゲート信号線駆動回路1752を配置し、各ゲート信号線駆動回路のバッファ出力から画素部1753に至るまでの間に、スイッチ回路1754、1755を設ける。スイッチ回路1754、1755の構成例を、図17(B)(C)に示す。

【0193】スイッチ国路1754、1755には、ゲート信号線選択タイミング切り替え信号が、1本あるいは複数の信号線を介して入力される。図17(A)においては、ピン11、12より各ゲート信号線駆動回路内のスイッチ回路へと入力されているが、一方のスイッチ回路へと入力されるです。一方のスイッチ回路に入力されるゲート信号線選出タイミング切りさえ信号を、インハータを用いて反転して他方に入力されるようにしても良い。これにより、スイッチ回路175 は排他的に動作し、同時が同時に開くことは前半のサブゲート信号線選択期間中に開くことで、2つのサブゲート信号線選択期間について正常にゲート信号線の運転ではれる。

【・194】別18を新規する、閖18は本発明スポート信号線の複数交回選択を行う場合に用いるノーに信号線駆動回路に関する回路構成を引している。

【0195】図18(A は逆来と同様の構成のソース 信号線駆動回路を用いた例を示す図である。シフトレジスを回路(SR)には、ピン21、02よりクロッツ信 行力、ピン23よりスタートコンスが入力され、順次パルスを出力する。これが第1のラッチパルスとなる。第

で、それぞれ画素への書き込みおよび点灯が行われる。 【0196】これとき、ゲート信号線選択期間が2つの サブゲート信号線選択期間を有する場合、ソース信号線 例では、1ゲート信号線選択期間内の前半および後半の 2つんサブケート信号線選択期間に書き込む信号のサン ブリングおよびラッチを完了するため、ソース信号線駆 動回路の動作クロック周波数を2倍にする必要がある。 これを図29、図30を参照して説明する。

【0197】図29は通常の時間階調方式におけるタイミンプチャートである。本図はVGA、4ピット階調、フレーム周波数60【H2】の場合(1秒間に60フレームの表示を行う)について示している。以下に説明を記す。

【0198】 L表示領域分の画像が完全に表示される期間を17レームと呼ぶ。17レーム期間は、図1~5に示したように、複数のサブフレーム期間を有し、1サブフレーム期間はそれぞれがアドレス(書き込み)期間

 $Ta_n: n=1$ 、2、・・)とサステイン(点灯)期間($Ts_n: n=1$ 、2、・・)を有する。1 フレーム期間が有するサプフレーム期間の数は、表示する階調のヒット数に等しく、 $n \to 0$ の階調を表現するには、サステイン(点灯)期間の長さを、 $Ts_1: Ts_2: \cdots Ts_{n-1}: Ts_n=2^{n-1}: 2^{n-2}: \cdots : 2^{n-1}: 2^{n-2}: \cdots : 2^{n-2}: 2^{n-2}:$

【0199】アドレス(書き込み)期間は482(480段・夕ミー2段とする場合・段のゲート信号線選択期間(水平期間)を有する。1ゲート信号線選択期間の前半の、ドットデータサンブリング期間で、1水平期間分のデータが順番に第1のラッチ回路に保持される。その後のラインデータラッチ期間で、1水平期間分のデータが一斉に第2のラッチ回路に転送される。

【0200】 図30は、図17、図13(A)に示した 回路を用って、本発明の駆動力法を実施するためのタイミングチャートを示している。1フシーム期間を有する と同様、表示ビット数分のサファレーム期間を有するが、本発明の駆動が法を用いる場合、1つのゲート信号線選択期間が複数(本実施例においては2つ)のサブゲート信号線選択期間を有し、あるサブゲート信号線選択期間で書き込みを行っている間、その直前のサブゲート信号線選択期間で書き込みの行われた画素は既に点灯を開始しているため、ファックをデューが開い、

完了しなければならない。すなれち、図30に示すように、ドットデータサンプリング期間およびデータラッチ期間は、図39の場合と比較して半分の長さとなることがわかる。故に、本実施例で示したソース信号線駆動回路を用いて本発明の駆動方法を実施するには、ソース信号線駆動回路の動作とロック周波数を3倍とする必要が生ずる。

【0202】図13 (B) は、画素マトリケスの両側に2組のソース信号線駆動回路を配置する例である。本例で説明する画路は、第2のラッチ回路と画素部との間にスイッチ回路1854、1855を有する。シフトレジスタ回路、第1のラッチ回路、第2のラッチ回路の一次を回路、第1のラッチ回路ので説明を省略の動作は図18 (A) と同様であるので説明を省略のするか、2つのソース信号線駆動河路の内、一方は前半のサブゲート信号線選択期間内の書き込みを担当し、他方は、受出のサブゲート信号線選択期間内の書き込みを担当し、他方は、デート信号線駆動回路1852に関しては、図17に示したものを用いれば良い。

【0203】スイッチ回路1354、1355には、ラ ッチ出力切り替え信号が、1本あるいは複数の信号線を 介して入力される。図18 (B) では、ピン31、32 よりそれぞれ入力されるように示しているが、一方のス イッチ回路に入力されるラッチ出力切り替え信号を、イ 2.4ータを通じて炭軽させて他方に入力しても良い。つ まじ、スキッチ回路1554、1555は排他的に動作 し、両方が同時に開くことのないように制御され、一方 U.スイッチ回路1854は前半のサブゲート信号線選択 期間中に信号を書き込む期間に開き、もう一方のスイッ 千国路1855は後半のサブゲート信号線選択期間中に 信号を書き込む期間に開く。この順序は逆でも同様の動 作をする。このような構成の回路を用いることで、ハー ス信号線駆動回路の駆動周波数を上げることなく、2つ のサブゲート信号線選択期間のそれぞれの期間に正常に)刺素 1.3 信号の書き込みを行ってとかできる。 交前、画 素マトリクスの両側に駆動回路が配置されるため、装置 全体の中有面積が拡大する点がある。

【0204】国31を参照する。国31は四17、到18(B)に示した回路を用いて、本発明の駆動方法を実施するためのタイミングチャートを示している。1フレーム期間を表示ビット数分のサブフレーム期間を有し、さらにそのサブフレーム期間が432(150段+ダミーコ設とする場合)設立ゲート信号審選択期間(水平期で、1700年)

日報がはいめとも、「本地」」、「「中国の関係により」でわか、「一国の日報報動制路の信息を「一国の号線に「力する場合には、以18 A D の開路として、「日本の「一」の表面」で、「日本の「一」の表面が、第

列処理を行うことができる。よって図31に示すように、サブゲート信号線選邦期間の前半に書き込む分および後半に書き込む分について、それぞれが別のソース信号線駆動回路によって、1水平期間内で並列にサンブリング・ラッチ動作を行うことができるため、ソース信号線駆動回路の動作クロック周波数を上げることなく、図15(A)に示した回路と同等の処理をすることが可能となる。

【0206】なお、本実施例で示した回路におけるスイッチ回路は外部からの制御信号の入力によって導通、非導通の状態をとれるものであればどのような構造を用いても良い。簡単な例では、ゲート信号線駆動回路にて用いたスイッチ回路(図17(B) (C)に示したもの)と同様のものを用いればよい。

【0207】[実施例13]本実施例においては、実施例12とは異なるソース信号線駆動回路の構成の例について説明する。本実施例では簡単のため、例としてゲート信号線選択期間を2つのサブゲート信号線選択期間に分割して駆動する場合についての説明を行う。

【0208】図19を参照する。図19は2組のソース信号線駆動回路を、シフトレジスタ回路を共通とすることにより画素マトリクスの計側に配置した場合の回路構成を示している。実施例12にて示した図18 (B) において、一方を第1のソース信号線駆動回路、他方を第2のソース信号線駆動回路、他方を第2のソース信号線駆動回路、第2のデジスタ回路、第1のデッチ回路A、L2A、、スイッチ回路(SW)の流れで構成される部分が第1のソース信号線駆動回路、シフトレジスタ回路、第1のデッチ回路B、し2B、スイッチ回路 SW)の流れで構成される部分が第2のソース信号線駆動回路に該当する。ゲート信号線駆動回路に関しては、図17にて形したものを用いれば良い。

【9209】回路の動作について説明する。シフトレジフタ回路に、ピン41、42よりクロック學号が、ピン43よりスタートパルスが入力され、第1のラッチ回路 L1A およびL1B に順番にパルスが出力される。これか第1のラッチパルスとなる。第1のラッチ回路L1A およびL1Bにはデジタルデータ信号1および2が、ピン44より入力され、第1のラッチパルスに従って、順番にデータが書き込まれる。このとき、L1A、L1B は第1のラッチパリフを共平セストーゲート

1.18 に再き上まれたデータが一分に第100 キッ子に路10 2.A、1.2.B にそれぞれ転送される。このとき、第100 カー74 日収取計画第4 では、カーカー・カーの収 より1000 で用さるとします。

.

Aと表記する)が、L2Aから出力され、第2のソース 信号線駆動回路からは、後半のサブゲート信号線選択期 間中に書き込みが行われるデータ(これをデータBと表記する)が、L2Bから出力される。

【0210】続いて、次のゲート信号線選択期間に、第2のラッチ回路と画素マトリクスとの間に配置されたスイッチ回路1954は、1本あるいは複数の信号線を介してラッチ出力切り替え信号が入力されることによって、データAとデータBのいずれかを選択して画素部に出力し、信号の書き込みが行われる。このような回路を用いることにより、実施例12で全した回路例に比べて、回路の小面積化が可能となる。

【0211】本実施例において示した回路も、2つのサブゲート信号線選択期間に書き込むそれぞれの信号を並列してサンプリング・ラッチすることが可能であり、7ース信号線駆動回路の動作クロック周波数を上げることなく、図18(A)に示した回路と周等の処理をすることが可能となる。

【0212】なお、本実施例にて示した回路の構成については、シフトレジスタ回路、ラッチ回路は従来のものをそのまま用いれば良子、スイッチ回路は複数入力(本実施例においては2入力)のうち一方を選択して出力できるものであればどのような構造を用いても良い。また本実施例におけるスポーチ回路1954の例を図19(B)に示す。ここでは2入力1出力のものに関して例を示したが、3入力以上の場合においてもスポッチを増

【0213】[実施例14]本実施例においては、実施例12の一部および医施例13 で示した回路とは異なる回路構成の実施例について説明する、本実施例では簡単のため、例としてゲート信号線選出期間を2つのサブゲート信号線選出期間に分割して駆動する場合についての説明を行う。

やすことで基本的に同様が同路を用いれば良い。ただ

し、回路構成に関してはこの限りではない。

【0214】別20を浄理する、図20は別19と同様、シフトレシスを四路を2系統のラーを国路で共用することで中側に7一三信号線駆動回路を集積した例を示している。本実施例にて示している回路は、シフトレジスを回路上第1のテッチ回路との間に2入力型NAND回路を有している点に特徴がある。この2入力型NAND回路を、第1のテッチ回路し1Aに出力線が接続されているものをNAND-A、第1のラッチ回路し1Bに

14.41

のおか、日本の一年の、在月時のカー、日月では、 第12 から不信与報駆動に路、第2、プース信号報駆動 国路とする。また、ゲート信号線駆動回路に関しては、 1777 に、

【0215】回路の動作について説明する。シフトレジ スタ回路にはピン41、42よりクロック信号(これを 以後、第1のクロック信号とする。が、ピン43よりス タートパルスが入力され、順番にパルスが出力される。 続いてこのパルスは、NAND回路の2人力端子のうち の一方に入力される。NAND-Aの残る一方の入力端 子には、シアトレジスタ回路に入力されている第1のク ロック信号の2倍の周波数を有する信号。これを以後、 第2のクロック信号と表記するいが入力され、NAND -Bの残る一方の入力端子には、第2のクロック信号の 反転信号が入力される。これにより、第1のラッチ回路 LIA、LIBには、シフトレジスタ回路からの出力パ ルスの半分のパルス幅を有するバルスが入力される。こ のとき、LIAに入力されるパルスは、前記シフトレジ スタ回路からの出力パルスの前半分、LIBに入力され るパルスは前記シフトレジスタ回路からの出力パルスの 後半分のタイミングで出力されている。以後は実施例 1 3で説明した動作方法に従い、画素部に書き込みが行わ れる。

【0216】つまり、本実施例で示した回路を用いることにより、第1のラッチ回路以降の動作は実施例13で示した回路と同様の動作を実現し、かつシアトレジスタの動作クロックを、実施例13で示した回路の半分に抑えることが可能となるため、回路の信頼性向上の面で有利となる。反面、駆動回路内の素子数がやや増加する。【0217】本実施例において示した回路も、ソース信号線駆動回路におけるドットデータサンプリング期間とラインデータニッチ期間は通常の時間階調表示の場合と同じ時間とすることができるため、ソース信号線駆動回路の動作ソロック制波数を上げることなく、図18

ーA. に示した回路と同等の処理をすることが可能となる。かつ、シートレジスタ回路部は通常の時間階調表示の場合に実験してさらに半分の動作とロック制波数に抑えることが可能できる。

【0.013】なお、本実施例にてよりた回路の構成については、0.05137又夕回路、ラーチ回路、NAND回路は必要のよりをディまま用いても良り、スイッチ回路で0.54は複数トカー本実施例においてはじ入力)のうち一方を選択して出力できるものであれば如何様な構造を用いても良い。簡単な例では、実施例 1.3 にて用いた、0.0513 (0.0513) に示したものと回様で良い。また、0.0513 (0.0513) に示したものと回様で良い。また、0.0513 (0.0513) に示したものと回様で良い。また、0.0513 (0.0513) に示したものと回様で良い。また、0.0513 (0.0513) に示したものと回様で良い。また、0.0513 (0.0513) にいったたり、0.0513 (0.0513) に対しては第0.0513 に対したいったに回路の構成については第0.0513 に対したいる場合の方式に対しては第0.0513 に対している。

【・ロット】(国施州)、別本金門の駆動力生を、実際に 電子装置にて使用する場合、開路内部で生する信号の選 ボイマラダイン・カブれを開発し、一門間が15円を増入 「連を終 まえた上での駆動方生について説明する。

【0000】駆動回路内部で信号の遅延によるタイミングずれが生じた場合、一般にはある程度の遅延を許容するようにマージンを取った上で設計が行われている。例えば、1フレーム期間=1水平期間・ゲート信号線本数+帰線期間とし、もしゲート信号線選択パルスに遅延が生じた場合にも、帰線期間でその遅延を吸収し、次のフレーム期間には影響しないようにしている。

【0221】本発明において、1水平期間を例えば2つのサブケート信号線運択期間に分割する際には、図35に示すように、サブゲート期間選択パリスが出力される。このサブケート期間選択パリスの出力タイミングは、ゲート信号線選択パリス1パルス分の幅にちょうがは、ゲート信号線選択パリス1パルス分の幅にちょうで1間期分が入るようにしなければならない。これはカスに対して、それぞれ、サブゲート期間選択パリス「正常」として示している。第1のゲート信号線選択パルス「十日日のゲート信号線選択パリス」に行目、第2のゲート信号線選択パリス「行目のそれぞれのパリス」にあるのゲート信号線選択パリス「十日行目のそれぞれのパリス」にあるのゲート信号線選択パリス」に対しているのゲート間選択パリス(正常)の月間期分が入っているのがわかる。

【0222】前半のサブゲート信号線選択期間においては、サブゲート期間選択パルスが日1、1行目の第1のゲート信号線選択パルスが日1・選択されている状態。回路の組み方によっては選択状態においてLoとなっても構むない」の時、1行目のゲート信号線選択期間においては、サブゲート期間選択パルスがLo、1行目の第2のゲート信号線選択対しては、サブゲート期間選択パルスがLo、1行目の第2のゲート信号線選択パルスが日1 選択されている状態。回路のみがによっては選択状態においてLoとなっても構わない)の時、1行目のケート信号線が選択される。

【0003】ここで、サブゲート期間選択パルスと、ゲート信号審選がパルスにタイミングすれが生じた場合を考える。タイミ、グずれの態様としては、ケート信号審選択パルスが遅れる場合と、逆にサブゲート期間選択パルスが遅れる場合と、逆にサブゲート開間選択パルスがように発明を明確にするため、ケート信号審選択パルスを基準として、サブゲート期間選択パルスが遅れて出力される場合と、逆に早く出力される場合というように、相対的にとうえることとする。

【0224】 1)サブゲート期間選択パルスが遅れて

【0225】ゲート信号線選択期間の前半においては、 1行目の第1のゲート信号線選択パルス9003が出力 された後、やや遅れてサブゲート期間選択パルス900 2がHiとなる。よって、パルスタのので示される期 間、主行目のゲート信号線が選択状態となる。一方、ゲ 一ト信号線選択期間の後半においては、1行目の第2の ケート信号線選択パルスが出力される瞬間には、サブゲ ート期間選択パルスは遅延のため、まだHiとなってい ない。よって、パルス9009で示される期間は、主行 目のゲート信号線は選択状態となる。その後、サブゲー ト期間選択パルスはHiとなり、再びLoとなってから 1.行目の第2のゲート信号線選択パルスがLo (非選択 状態)となるまでの期間、つまりパルス9010で示さ れる期間、主行目のゲート信号解は選択状態となる。主 +1行目のゲート信号線についても、同様に、それぞれ パルス9008、9011、901?で示される期間だ け選択が行われる。

【0226】このとき、サブゲート信号線選択期間の前半と改半とで、それぞれ信号の書き込みが行われる場合に、どのような動作をするかを考える。具体例として、実施例3にて示した、サブゲート信号線選択期間の一方では映像信号を、残る一方ではリセット信号を書き込む場合を考える。

【0227】(1-1) 前半に映像信号、後半にリセット信号を書き込む場合

上行日、1+1行目のゲート信号線が、それぞれ前半のサブゲート期間で選択状態となる期間は、9007、9008で示すように、本来のタイミンクからやや遅れているが、このタイミングで1行目の映像信号が書き込まれるため、動作に大きな問題は生じない。

【0228】これに対して、1年日、1+1行目のゲート信号線が、それぞれ後半のサブゲート期間で選択状態となる期間は、9009、9010、5011、9012 T示すように、各ゲート信号線選択期間の中で2つの期間に行かれることになる。この場合、1行目のゲート信号線が9009で示すタイミングで選択される期間である。同様に、1+1行目のゲート信号線が選択されているべき期間である。同様に、1+1行目のゲート信号線が選択されているべき期間である。すなわち、1行目においては、9009で示すタイミングでは1-1行目に書き込むりセート信号が書き込まった。1+1行目においては、9009で示すタイミングでは1-1行目に書き込むりセート信号が書き込まった。1+1行目においては、9009で示すタイミングでは1-1行目においては、9009で示すタイミングでは1-1行目においては、9009で示すタイミングでは1-1行目に書き込むりセート信号が書き込まった。1

(4) は、大きな問題ではなっといえる。また、それぞれ前のション・トルートがある。 (4) は、大きな問題ではなっといえる。また、それぞれ前のション・トルグのが書き出まれたもの。 では本来のリセット信号が出力されるが、既にEL素子 は消灯しているため、この動作による表示の変化はない。 (図36 (B))

【0229】 (1-2) 前半にリセット信号、後半に映像信号を書き込む場合

前述と同様、前半のサブケート選択期間にゲート信号線 か選択される場合、単に選択期間が遅延するだけである から、問題は生じない。正しい長さのサステイン期間の 終了後、リセット信号が書き込まれてEL素子は消灯する。

【0230】9009、9011で示す期間で、1行目、1+1行目のゲート信号線が選択される時、1行目においては、1-1行目の映像信号が書き込まれ、1+1行目においては1行目の映像信号が書き込まれる。ただし、その直接に9010、9012で示すタイミングで再びゲート信号線は選択状態となり、この期間ではそれぞれ正しい映像信号が書き込まれるため、それぞれの行では映像信号が上書きされる形となり、大きな問題とはならない。(図36 (C))

【0.2.3.1】 (2) サブゲート期間選択パルスが早く出力される場合

図37 (A) を参照する。正常なタイミングで出力される場合のサブケート期間選択パルスを9101に対し、早に出力されるサブゲート期間選択パルスを9002で示す。図中、各ゲート信号線は、サブゲート期間選択パルスがHiの時、ゲート信号線選択期間の領半に選択され、Loの時、ゲート信号線選択期間の後半に選択されるものとしている。

【0232】ケート信号線選択期間の前半においては、 1行目の第1のゲート信号線選択パルスを103が出力 された瞬間には、既にサブゲート期間選択パルスは日1 となっている。9102・ため、直ちに1行目のゲート 信号線が選択状態となる。9107)、それ後、サブゲート期間選択パリスがLoとなり、1行目のゲート期間選択パリスがLoとなり、1行目のゲート開選択パリスが用されてよる。一方、デート信号線 深は選択状態となる「9115」。一方、デート信号線 選択期間が後半においては、1・行目の第2のゲート信号 線選択パルス出力9106が日1となり、サブゲートなる り111)。1+1行目のゲート信号線についても、 同様に、それぞれパルス910g、9110、9112

【レコミ4】 エー、 動きに映像信号、後点に下七分 下信号を書き込む場合

^{18 4 1 4 2 2 4 3} Q

108、9109、9110で示すように、各ゲート信 号線選択期間の中でじつの期間に分かれることになる。 この場合、主行目のゲート信号線が9108で示される タイミングで選択される期間は、本来は:+1行目のゲ 一ト信号線が選択されているへき期間である。同様に、 1+1行目のゲート信号線が9110で示されるタイミ ングで選択される期間は、本来は1+2万目のゲート信 号線が選択されているべき期間である。このとき、ゲー ト信号線選択期間の前半で映像信号が書き込まれるとす ると、1 行目においては9107で示す期間で映像信号 の書き込みが行われる。しかし、その直後、9108で 示す期間ではさらにi+1行目に書き込まれるべき映像 信号の書き込みが行われることになり、以後のサステイ シュ点灯。期間では、1+1行目の映像が書き込まれた 状態で表示されてしまう。あるいは、9108で示す期 間は時間が短いため、i+1 行目の映像信号が満足に書 き込まれないままサステイン(点灯)期間に入ることと なり、この場合は正常にEL素子を点灯させることは出 来ない。1+1万目についても同様に、本来の映像信号 の書き込みが終了した直後、次列の映像信号が書き込ま れるために正常に表示が出来なくなるという問題が生ず る。(図37(B))

【0235】一方、ゲート信号線選択期間の後半においては、ややゲート信号線が選択状態となるタイミングが 軍まるため、むずかに早くリセット信号が書き込まれる ことになる。つまり、各サステイン(点灯)期間が、サ ブゲート期間選択パルスとゲート信号線選択パルスの出 カタイミングのずれの分だけ短くなるということになる が、こちらは問題とはならない。

【0.2.3.6】 (2-2) 前半にリセット信号、後半に映像信号を書き込む場合

ケート信号線の選択期間が、9107、9108、91 09、9110で示す期間となる部分でリセット信号が 書き込まれる場合を考えると、6.3 7 (C) に示すよう に、正常なタイミングで1行目およびミ+1行目にはい セット信号が書き込まれて、非表示期間となる。その直 後、910g、9110でそれぞれ示すタイミングで、 1行目には1+1行目のリセット信号が、1+1行目には は1-2行目のリセット信号が書き込まれるが、その時 点ではいずれの行も既に非表示期間となっているため、 何らの変化もなく、問題とはならない。

【0237】以上のように、パルスの出力タイミングの ずれが生じた場合に、ゲート係料線選択期間の単大と後

信号の書き込みを行うという方法が望ましいことになる。

【0238】以上のように、本発明の電子装置およびその駆動方法は、容易に実施が可能であり、またその方法の実施には、実施例1~15に示したいずれの方法を用いて実施しても良く、また複数の実施例を組み合わせて用いても良い。

【0239】[実施例16]本発明において、三重項励起子からの燐光を発光に利用できるEL材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、EL素子の低消費電力化、長寿命化、および軽量化が可能になる。

【0240】ここで、三重項励起子を利用し、外部発光量子功率を向上させた報告を示す。 T Tsutsui, C. Adachi, S. Saito, Photochemical Processes in Organized Molecular Systems. ed. K. Honda. (Flsevier Sci. Pub., Tokyo, 1991) p. 437.) 上記の論文により報告されたEL材料(クマリン色素)の分子式を以下に示す。

[0241]

[(L1]

[O 2 4 2] OM. A. Baldo, D. F. O'Brien, Y. You, A. Shoustikov, S. Sibley, M. E. Thompson, S. R. Forrest, Nature 395 (1998) p. 151.)

上記 θ 論文により報告されたEL材料 (Pt 錯体) の分子式を以下に示す。


[0243]

【但2】

M. E. Thompson, S. R. Forrest, Appl Phys. Left., 75 (19. 99) p. 4.)

(T. Tsutsui, M. - J. Yang, M. Yaniro, K. Nakamura, T. Watanabe, T. tsuji, Y. Fukuda, T. Wakimoto, S. Mayaguchi, Jpn. Appl. Phys., 38 (12B) (1999) L1502) 上記の論文により報告されたEL材料(Ir 錯体)の分子式を以下に示す。

【0245】 【化3】



【0246】以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より3~4倍の高い外部発光量子効率の実現が可能となる。なお、本実施例の構成は、実施例1~実施例15のいずれの構成とも自由に組みあせて実施することが可能である。

【0247】[実施例17]本発明のELディスプレイは、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電子機器の表示部として用いることができる。例えば、TV放送等を大画面で鑑賞するには対角30インチ以上(典型的には40インチ以上)のEL表示装置(ELディスプレイを筐体に組み込んだ表示装置)の表示部として本発明のELディスプレイを用いるとよい。

【0 2 4 8】なお、E L 表示装置には、パソコン用表示 装置、T V 放送受信用表示装置、広告表示用表示装置等 少全ての情報表示用表示装置が含まれる。また、その他 にも様々な電子機器の表示部として本発明のE L ディス プレイを用いることができる。

【0249】その様な本発明の電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型表示装置(ベッドマウントディスプレイ)、ナビゲーションシステム、音響車生装置。ナーナーデッチ・サーマッチ・サ

時刊の「100分月勝等」「「3次土の場合」を決 の主接着、具体的にはできなりとデザディスケー。以 に「第六記録媒体を再生し、その画像を表示したもディ では、不を構えた時期、ないし地でである。如これで、 し、年の時から知ったが、 重要視されるため、ELディスプレイを用いることが望ましい。それら電子機器の具体例を図32及び図33に示す。

【0050】図32(A)はELディスプレイであり、 選体3201、支持台3202、表示部3203等を含 む。本発明は表示部3203に用いることができる。E レディスプレイは自発光型であるためバックライトが必 要なく、液晶ディスプレイよりも薄い表示部とすること ができる。

【0251】図32 (B) はビデオカメラであり、本体3211、表示部3212、音声人力部3213、操作スイッチ3214、パッテリー3215、受像部3216等を含む。本発明のELディスプレイは表示部3212に用いることができる。

【0252】図32(C)はヘッドマウントELディスプレイの一部(右片側)であり、本体3221、信号ケーブル3222、頭部固定バンド3223、表示部3224、光学系3225、ELディスプレイ3226等を含む、本発明はELディスプレイ3226に用いることかできる。

【0253】図32(D) は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体3231、記録媒体(DVD等)3232、操作スイッチ3233、表示部(a)3234、表示部(b)3235等を含む。表示部(a)3234は主として画像情報を表示し、表示部(b)3235は主として文字情報を表示するが、本発明のELディスプレイはこれら表示部

(a) 3034、表示部(b) 3035に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。

【0254】図32(E)はゴーガル型表示装置(A,ッドマウントディスプレイ)であり、4体3241、表示部3242、アーム部3243を含む。 4発明のELディスプレイは表示部3342に用いることができる。

【0255】図32(F)はパーソナルコ、ピュータであり、お03251、質体3252、表了03255。 キーポード3254等を含む。本発明のE1.ディスプに オは表示03253に用いることができる。

【り256】なお、将来的にEL材料の発光輝度か高くなれば、出力した画像情報を含む光をレンス等で拡大投 基してフロント型あるいはリア型のプロジェクターに用いることも可能となる。

(4) 人機以下中、、自、、、、、、、、日料、「益建 要に用度に高いため、日1、ディスコンドは動画委員に好 ましい。

↑ The Hall to the Tennes of the Tennes of

うに情報を表示することが望ましい。逆って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部にELディスプレイを用いる場合には、非光光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。

【0259】図33(A)は携帯電話であり、本体33 01、音声出力部3302、音声入力部3303、表示 部3304、操作スイッチ3305、アンテナ3306 を含む。本発明のELディスプレイは表示部3304に 用いることができる。なお、表示部3304は黒色の背景に自色の文字を表示することで携帯電話の消費電力を 抑えることができる。

【0260】図33(B)は音響再生装置、具体的にはカーオーディオであり、本体3311、表示部331 2、操作スイッチ3313、3314を含む。本発明のELディスプレイは表示部3312に用いることができる。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部3312は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。

【0261】以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1~16に示したいずれの構成のELディスプレイを用いても良い。【0262】

【発明の効果】本発明の効果について説明する。本発明の駆動方法では、ゲート信号線選択期間を複数のサブケート信号線選択期間に分割することにより、1回のケート信号線選択期間内に、複数段の画素に信号を書き込むことができる。それにより、ある段の画素において、信号を入力してから次の信号を入力するまでの時間を、画素への書き込み時間を確保した上でならばある程度任意に設定することができる。したかって、従来の駆動方法のように、アドレス(書き込み)期間とサステイン(点灯)期間とを分離せずに、サスティン(点灯)期間を任意に設定することができるため、デューティー比を最大100 [%] まて大きくすることができる。よって、デューティー比が小さいために生ずる様々な問題点を回避することができる。

【0263】また、アドレス(書き込み)期間中においても、EL素子を点灯させることができる。よって、アドレス「書き込み〉期間も思った。たねらったヰサティ

・ 「原明を確保する人」 「「、 必収」」 「「顧酬に整い動作制改数を低く抑えることができ、質 費電力を小さくすることができる。

【一位中本】中等。更是是一个。 第二十二年,1918年,1918年,1918年,1918年,1918年,1918年,1918年,1918年,1918年,1918年,1918年,1918年,1918年,1918年,1918年,1918年,1918年,19 始めることができるため、画素の信号保持能力が小さい場合にも問題ない。結果として、スイッチング用TFTや保持容量のサイズを小さく設計することができる。

【0265】また、画素の構成は従来と同様で構わないため、TFTや容量、配線等の数が少なくて済む。その結果、画素部の開口率の向上が見込める。

【図面の簡単な説明】

【図1】 ゲート信号線複数同時選択のタイミングチャートを示す図。

【図2】 アドレス (書き込み) 期間の重複が生ずる タイミングチャートを示す図。

【図3】 実施例1に示している本発明の駆動方法によるタイミングチャートを示す図。

【図4】 実施例2に示している本発明の駆動方法によるタイミングチャートを示す因。

【図5】 実施例3に示している本発明の駆動方法によるタイミングチャートを示す図。

【図 6】 実施例4に示している本発明の駆動回路の回路図。

【図7】 実施例5に示しているEL表示装置の上面図および断面図。

【図 8】 実施例 6 に示しているEL表示装置の上面図および断面図。

【図9】 実施例7に示しているEL表示装置の断面図。

【図10】 実施例7に示しているEL表示装置の画素マトリクス部分図および等価回路図。

【図11】 実施例8に呈しているEL表示装置の断面図。

【日12】 実施例9に示しているEL表示装置の画素部の回路構成例の図。

【図13】 実施例11に示しているEL表示装置の作製工程例を示すIN。

【別14】 実施例11に示しているEL表示装置の作製工程例を示す図。

【劉15】 実施例11に示しているEL表示装置の作製工程例を示す(1)、

【図16】 実施例11に示しているEL表示装置の作製工程例を示す図。

【図17】 実施例12に示しているEL表示装置の回路構成例を示す回。

【図13】 実施例12に示しているEL表示装置の回 ※MM へがイン・・・

(4)。 大海のショウンシンでは、大田設置の田 路構筑例を設すい。

【図 2 1】 BL表示装置の個素的の同路図。

²⁰ Met 15

【図23】 EL素子の動作点を示す図。

【図24】 アナログ階調とデジタル階調におけるEL素子の動作領域を示す図。

【図25】 EL駆動用TFTのしき口値と移動度の、 EL点灯開始電圧への影響を示す図。

【図26】 フレーム期間の分割例を示す図。

【図27】 本発明の実施形態を示す図。

【図28】 ゲート信号線複数同時選択を示す図。

【図29】 時間階調表示方式におけるタイミングチャートの例を示す図。

【図30】 実施例12の回路構成におけるタイミング チャートの例を示す図。

【図 3.1】 実施例 $1.2 \sim 1.4$ の回路構成におけるタイミングチャートの例を示す図。

【図32】 本発明の電子装置を組み込んだEL表示装

置に用いた電子機器の例を示す図。

【図33】 本発明の電子装置を組み込んだEL表示装置に用いた電子機器の例を示す図。


【図34】 本発明を実施するためのゲート信号線駆動 回路の構成例を示す図。


【図35】 実施例15に示している本発明の駆動方法 による正常なタイミングチャートと信号の書き込みの状態を示す図。

【図36】 実施例15に示している本発明の駆動方法において、信号遅延等によるずれを伴う場合のタイミングチャートと信号の書き込みの状態を示す図。


【図37】 実施例15に示している本発明の駆動方法において、信号遅延等によるずれを伴う場合のタイミングチャートと信号の書き込みの状態を示す図。


【図1】








[図2]















[图5]




【図12】











[311]




[第25]




【図13】

(A) 島状半導体層, ゲート絶縁鎖, ゲート電信用第1-第2等電腦の形成




(B) 第2導電観エッチング、N-領域形成


(C) 第1導電旗エッチング、P+領域形成





5001 : 基値 5002 : 下地震 5003 , 5004 , 5005 , 5008 : 半導体層 5007 : ゲート絶縁線 5008 : 51膜 5009 : Ta臓 5010 , 5011 , 5012 , 5013 , 5014 : ゲート電標 5024 , 5025 : レジストマスク 5501 : 配練

【図14】












【図19】








【図20】




【図21】









【図28】







フロントベージの続き

(51) Int. Cl. 7

織別記号

G 0 9 G 3/20

680

F I

G 0 9 G 3.20

←で→ (参考)

6808

680P